登录
首页 » Verilog » 加法器和乘数

加法器和乘数

于 2022-05-20 发布 文件大小:2.87 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

不同类型的加法器和乘法器在 verilog 中实现。这些都是: 携带看加法器,carryskip 加法器,booth 型乘法器,阵列乘法器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 锁相环LMX2531的verilog配置程序
    本源码采用verilog程序编写,用于配置锁相环LMX2531的寄存器,输出频率为1 GHz,寄存器的值已经经过验证,时钟输出频率没有问题,采用三段式状态机编写,顺带配置了一个AD器件,请读者选择重点参考。
    2022-03-10 02:21:50下载
    积分:1
  • 具备GMII接口和ARP协议功能的千兆以太网控制器
    具备GMII接口和ARP协议功能的千兆以太网控制器,经过Xilinx SPATAN-III FPGA验证
    2023-05-22 19:50:03下载
    积分:1
  • 基于AHB总线的DMAC系统
    传输特点 1.传输size为字传输。(总线的字长为32位,每次传输32位数) 2.16拍的增量突发传输。 3.支持2个AHB接口,一个用来配置DMA内部寄存器, 4.采用独占总线的方法,当DMA占用总线时,CPU停止一切活动。 5.支持异步复位。          6.本次设计的MDA每次最多传输256个数据,每次总线传输最多传16个数据,   
    2022-02-04 17:46:50下载
    积分:1
  • 将Rs232转化为Rs485
    前面上传了一个RS485通信的Verilog代码,这一个是另外一种方式实现RS485通信的Verilog代码。通过多种代码对比,有利于设计需要的电路。此外由于软件的不同,需要利用源码,在自己的软件上新建工程文件,实现运行,仿真
    2022-10-14 17:40:04下载
    积分:1
  • FM_DemodNew
    FM接收机 基于FPGA的调频收音机的设计 用VEIRLOG语言编程,利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
    2021-04-07 12:49:01下载
    积分:1
  • Modelsim
    不错的Quartus II 与modelsim结合仿真简介笔记,较为适合初学者,希望对大家有帮助!()
    2008-06-06 18:16:53下载
    积分:1
  • ODriveFPGA-master
    使用FPGA控制永磁同步电机的代码,实现对永磁同步电机的控制功能。(Motor control by using FPGA)
    2020-10-29 09:19:58下载
    积分:1
  • 8 位处理器验证码
    这一项目可以用于核查 8 位处理器的性能。您可以开发你自己的 8 位处理器和验证通过代码。此代码是有用的 verilog 平台。
    2022-03-10 08:58:25下载
    积分:1
  • 在DE2lcd上实现字符显示
    运用verilog语言在DE2上实现LCD的字符显示
    2023-06-21 18:25:04下载
    积分:1
  • adv7511_hdmi
    FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)
    2020-10-08 14:37:36下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载