登录
首页 » Verilog » 直方图均衡化fpga实现

直方图均衡化fpga实现

于 2023-06-23 发布 文件大小:5.62 kB
0 41
下载积分: 2 下载次数: 1

代码说明:

在fpga上实时实现图像的直方图均衡化,有效利用fpga芯片的片内资源,不需要添加片外的存储芯片。本代码是基于ycbcr处理的,其实只对亮度分量进行直方图均衡化,之后同步cb,cr颜色分量,避免偏色问题!代码接口为y,cb,cr,以及行场信号,hs,vs,de.最终的处理效果可以达到在pc机上的效果,但是比pc块很多,几乎可以实时完成处理

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ADC0832
    AD0832 AD转换程序,功能完全通过测试,备注非常详细,KEILC编程,通用性强(AD0832 AD converter, fully functional test, notes, very detailed, KEILC programming, versatility)
    2011-09-01 17:20:08下载
    积分:1
  • crc冗余编码
    提供了比较详细的crc编解码,有8、16、24、32可以选择,可以进行重复编码,重复触发,对学习crc有很大帮助,采用了LFSR模式编写
    2022-04-16 20:45:20下载
    积分:1
  • modbus_latest.tar
    modbus的fpga实现。opencores上最新版本。使用fpga实现,可以大大提高响应速度,对其功能进行模块化。(modbus of fpga implementation. opencores the latest version. Use fpga implementation, can greatly improve the response speed, its function modularity.)
    2020-10-22 10:37:23下载
    积分:1
  • dianzhen(ok)
    驱动8*8点阵块显示汉字,可以自己根据要显示的内容随意更改,已通过验证。(Blocks of 8* 8 dot matrix drive display Chinese characters, you can display the content according to their random changes, has been verified.)
    2010-12-28 16:42:07下载
    积分:1
  • saw
    使用verilog语言实现锯齿波的产生,完美调试成功(The use of Verilog language to produce sawtooth waves)
    2021-04-26 11:08:45下载
    积分:1
  • 对于功能的宽边测试阵列架构采用Verilog共享的逻辑
    应用背景当内置测试生成用于设计,可以划分为逻辑块,它是有利的确定测试具有相似特性的块组,并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法,产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块,以及组的选择。关键技术并;宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作,或可到达状态。为宽边测试[ 5 ],他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态,2个模式测试需要的电路通过状态转换,保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作,目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外,在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。
    2022-10-29 12:55:03下载
    积分:1
  • 输入向量并行BIST结构监测
    应用背景输入向量并行内置自测试(BIST)监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期(CTL),即为测试所需的时间完成,而电路工作正常。在这个简短的,我们提出一种新的输入矢量并行BIST方案监测,以在监视一组(称为窗口)的向量的想法电路的输入,在正常操作期间,和一个静态的ramlike使用结构存储的相对位置的载体,达到在检查窗口的电路的输入,所提出的方案显示表现明显优于先前提出的计划相对于硬件开销和CTL的权衡。关键技术内置自测试(BIST)技术构成的一类方案这将提供高性能测试的性能故障覆盖,而同时,他们放松的依赖昂贵的外部测试设备。因此,它们构成一个有吸引力的解决方案的问题,测试超大规模集成电路设备[ 1 ]。BIST技术通常分为离线和在线。离线结构在正常模式下操作(在这期间内电路是空闲的)或测试模式。在测试过程中,所产生的输入通过一个测试生成模块被施加到电路的输入在测试(削减)和响应被捕获到一个响应验证者(RV)。因此,进行测试,正常运行削减是停顿,因此,该系统的性能在该电路被包括,被降解。
    2022-06-11 17:25:40下载
    积分:1
  • 基于Verilog的自动售卖机
    基于Verilog的自动售卖机设计,利用数码管显示商品价格和找零,用LED灯的量灭表示选定的商品,用按键(按键设置了消抖模块)控制确认购买和选择和找零,购买并找零后重新跳回IDLE重新选择商品。
    2022-09-01 01:55:03下载
    积分:1
  • FPGA控制PWM的程序
    FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序FPGA控制PWM的程序
    2022-10-13 04:20:04下载
    积分:1
  • sin_wave
    在vivado开发环境下,调用ram IP,实现可调频的正弦波信号发生器。(vivado IP signal generator)
    2020-09-21 23:27:52下载
    积分:1
  • 696522资源总数
  • 104029会员总数
  • 31今日下载