登录
首页 » VHDL » altera嵌入式设计大赛文章,车载cots设计实现

altera嵌入式设计大赛文章,车载cots设计实现

于 2022-05-20 发布 文件大小:706.00 kB
0 166
下载积分: 2 下载次数: 1

代码说明:

altera嵌入式设计大赛文章,车载cots设计实现-Embedded Design Contest altera article, cots Car Design

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 通信协议FPGA
    说明:  本设计是基于FPGA的高速并行接口通信接口和协议设计,该设计使用的是8 位并行接口,通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性,在 最终的测试中,该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
    2020-12-11 11:39:19下载
    积分:1
  • This document is formatted UltraEdit document describes some of the original Ult...
    这个文件中是UltraEdit的一些格式化文件说明 由于原来的 UltraEdit 不支持 HDL 语言的格式化显示,把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt 文件即可-This document is formatted UltraEdit document describes some of the original UltraEdit as a result of HDL does not support formatting language shows that the document received decompression wordfile.txt replace its installation directory under the document can wordfile.txt
    2022-09-16 02:20:04下载
    积分:1
  • fpga里实现 uart 经典 vhdl语言写的 ise工程文件
    fpga里实现 uart 经典 vhdl语言写的 ise工程文件-fpga implementation in vhdl language classic uart of ise project file
    2022-07-10 00:07:59下载
    积分:1
  • PipelineSim
    一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。(A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of parallel division, 16-bit word length, fixed-length instructions, Verilog source code, top level design. Simple structure, conflict resolution is also very simple, a small amount of code.)
    2012-06-24 22:19:14下载
    积分:1
  • FPGA-powe-analysis-tool-EPE
    FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)
    2012-11-19 17:08:00下载
    积分:1
  • 数字秒表设计
    资源描述这个秒表特点是计数到59分59秒9,并且有可以让计数暂停和清零。采用了二分频,六进制和十进制组合,加上扫描电路设计而成的。
    2022-08-24 22:31:41下载
    积分:1
  • FM radio decoder and controller VHDL, Xilinx provide. I thank other.
    FM收音机的解码及控制器VHDL语言实现,Xilinx提供的.别谢我.-FM radio decoder and controller VHDL, Xilinx provide. I thank other.
    2022-10-05 04:50:03下载
    积分:1
  • sim
    调试bcm5396,写入和读取内部寄存器功能。功能验证可以用(Debug bcm5396, write and read the internal register function. Functional validation can be used)
    2020-09-25 11:17:47下载
    积分:1
  • vhdl语言主要描述语句的说明和使用方法,内附例子可供学习提高...
    vhdl语言主要描述语句的说明和使用方法,内附例子可供学习提高-VHDL language description of the main description of statements and the use of methods, containing examples for learning improve
    2022-01-31 14:01:30下载
    积分:1
  • 这个我也太清楚是什么 反正师兄们说有用 发大家
    这个我也太清楚是什么 反正师兄们说有用 发大家-I am also very clear that what is useful anyway, say senior U.S. fa
    2022-08-11 05:38:06下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载