-
对于一个扫描程序的编写进行VHDL开发环境
maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
- 2022-03-14 13:51:23下载
- 积分：1
-
clk_div3
在fpga中对于pll无法完成的分频，可采用计数方式，本例用状态机实现对时钟的奇数分频。(Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.)
- 2010-07-28 20:03:41下载
- 积分：1
-
tb_axi4
介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)
- 2020-07-03 08:40:01下载
- 积分：1
-
这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断...
这个是用verilog语言编写的基于FPGA的交通灯控制器，分别控制四个方向上的交通灯的通断-The verilog language is FPGA-based traffic light controller, respectively, the four direction control of traffic lights-off
- 2022-03-22 05:17:26下载
- 积分：1
-
固定的点复杂 FFT
固定的 128 点复杂 FFT
或
64/8/16 点
- 2022-02-06 02:51:48下载
- 积分：1
-
实现dds功能，利用quartus软件，
子模块包括加法器，锁相环，date...
实现dds功能，利用quartus软件，
子模块包括加法器，锁相环，date-rom
利用原图将各模块综合，利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control the frequency and phase.
- 2022-01-26 04:52:55下载
- 积分：1
-
Radix-8 Booth Encoded Modulo
vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
- 2022-08-25 03:41:29下载
- 积分：1
-
使用FPGA透过RS232与PC的作沟通，
使用FPGA透过RS232与PC的作沟通，
- 2022-06-19 12:31:04下载
- 积分：1
-
Риторика_Зачетная работа
说明： access must be conf urr arr
- 2019-05-29 20:23:53下载
- 积分：1
-
Vhdl实现计算exp功能 在apex20k上经过验证
Vhdl实现计算exp功能 在apex20k上经过验证-Vhdl achieve in terms exp function on proven apex20k
- 2022-07-21 03:19:31下载
- 积分：1
