登录
首页 » VHDL » 数字频率计VHDL程序

数字频率计VHDL程序

于 2022-05-21 发布 文件大小:1.66 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

数字频率计VHDL程序 --文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。-Digital Cymometer VHDL procedures- File name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LIP4210CORE_SDIO
    SDIO Verilog Sourcw code
    2021-04-29 12:58:43下载
    积分:1
  • Verilog HDL编写的CPU模型,很经典,比较通用
    Verilog HDL编写的CPU模型,很经典,比较通用-Verilog HDL prepared by the CPU model, classic, more generic
    2022-03-21 08:58:27下载
    积分:1
  • 高级verilog编程实现讲义,全英文讲义
    高级verilog编程实现讲义,全英文讲义 -Senior verilog programming lecture notes, handouts in English
    2022-02-03 08:15:26下载
    积分:1
  • ------- ---- WISHBONE Wishbone_BFM IP Core---- -------- ---- This file is par
    ---- ---- ---- WISHBONE Wishbone_BFM IP Core ---- ---- ---- ---- This file is part of the Wishbone_BFM project ---- ---- http://www.opencores.org/cores/Wishbone_BFM/ ---- ---- ---- ---- Description ---- ---- Implementation of Wishbone_BFM IP core according to ---- ---- Wishbone_BFM IP core specification document.--------- ---- WISHBONE Wishbone_BFM IP Core---- -------- ---- This file is part of the Wishbone_BFM project---- ---- http://www.opencores.org/cores/Wishbone_BFM/---- -------- ---- Description---- ---- Implementation of Wishbone_BFM IP core according to---- ---- Wishbone_BFM IP core specification document.
    2022-05-26 15:36:06下载
    积分:1
  • 跑马灯VHDL程序
    跑马灯(几个LED灯动态闪烁,产生特定方波信号如01010111要用到单个LED灯,请尝试修改paomadeng程序完成)、数码管显示(例如在三个数码管上显示“sos”)、蜂鸣器、LED点阵显示等程序,现在综合如下,其中xx是按键防抖模块,可以不加。
    2022-09-03 11:00:03下载
    积分:1
  • gff_int_mul
    application of a galois field multiplication and normal multiplication
    2008-05-28 16:23:11下载
    积分:1
  • LMS
    verilog实现的LMS的算法,另外有tb文件可以测试已测试代码正确……(verilog implementation of LMS algorithm, another tb files can test the code has been tested properly ......)
    2021-03-12 15:29:25下载
    积分:1
  • 四路抢答器的设计与实现
    在本次设计中,设计了一款软件,可以实现四个选手抢答问题的模式。包括有计时模块、计分模块、分频模块、消抖模块以及动态显示模块。模块中,有一部分是通过VHDL编程实现,有一部分是通过直接调用软件库中的逻辑器件进行组合,进而设计成一个大模块;最后,把这些所有的模块都进行正确的组合,得到正确的仿真结果,下载到FPGA开发板上,同样可以正确的实现(显示第一个抢答选手的号数以及当前各个选手的积分情况)
    2022-02-01 15:33:40下载
    积分:1
  • uart01
    一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序(A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure)
    2009-03-15 23:13:42下载
    积分:1
  • Servo
    VHDL servo control from technique of Pulse Width Modulation (PWM )
    2014-10-10 15:34:33下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载