登录
首页 » VHDL » 8位相 加乘法器,具有高速,占用资源较少的优点

8位相 加乘法器,具有高速,占用资源较少的优点

于 2023-05-06 发布 文件大小:4.69 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

8位相 加乘法器,具有高速,占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Application of VHDL language of the control procedures of traffic lights. Famili...
    应用VHDL语言编写交通灯的控制程序。 熟悉该语言的基本用法。-Application of VHDL language of the control procedures of traffic lights. Familiar with the basic use of the language.
    2023-07-22 01:45:04下载
    积分:1
  • FMS-Labor-3
    MICarrayWeights and MICarrayplot
    2011-06-20 17:57:00下载
    积分:1
  • 一种新的FPGA实现AES-128采用降低残留素数的S盒
    应用背景在本文中,我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱,AES的整个过程算法,使其更复杂,并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量,共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50(包:ffg676,速度等级:3)使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标,加密吞吐量实现,定时报告和整体设备利用率。
    2022-02-02 18:37:31下载
    积分:1
  • 双向移位寄存器的VHDL源程序,自己做实验编写的可以用 谢谢大家...
    双向移位寄存器的VHDL源程序,自己做实验编写的可以用 谢谢大家-Bi-directional shift register of the VHDL source code, prepared by their own experiments can be used Thank you
    2022-02-11 10:52:42下载
    积分:1
  • convotion_decode
    用verilog写的卷积码的编码程序以及viterbi译码程序(Use verilog write convolution code coding procedures and viterbi decoding program)
    2012-09-06 20:24:55下载
    积分:1
  • canny
    说明:  canny 边缘检测基于梯度直方图的自适应阈值verilog实现(Canny edge detection based on gradient histogram adaptive threshold Verilog implementation)
    2021-04-12 14:48:57下载
    积分:1
  • ODriveFPGA-master
    使用FPGA控制永磁同步电机的代码,实现对永磁同步电机的控制功能。(Motor control by using FPGA)
    2020-10-29 09:19:58下载
    积分:1
  • Continuous_delay_control_Farrow
    说明:  matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2019-06-14 09:10:59下载
    积分:1
  • UART(RS232)
    用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。(VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.)
    2021-04-01 10:59:08下载
    积分:1
  • calibration
    CS5460校准程序,控制器为C8051F310,SPI通信协议,可以作为电表芯片示例(CS5460 calibration procedure, the controller for the C8051F310, SPI communication protocol, as the meter chip sample)
    2011-08-05 00:42:09下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载