登录
首页 » VHDL » 8位相 加乘法器,具有高速,占用资源较少的优点

8位相 加乘法器,具有高速,占用资源较少的优点

于 2023-05-06 发布 文件大小:4.69 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

8位相 加乘法器,具有高速,占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cpld下在线资料ByteBlaster
    cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster
    2022-04-14 21:44:13下载
    积分:1
  • RISC
    URISC的RTL级设计,Verilog代码(Design: URISC RTL Verilog)
    2019-06-16 23:07:39下载
    积分:1
  • 加法器
    说明:  4位加法器,4位数字相加及进位功能的实现,主要利用Verilog语言实现,简单轻松,且代码量少(a adder which can realize 4 bit numbers adding)
    2020-10-31 11:05:41下载
    积分:1
  • 脉冲多普勒雷达回波信号相干积累的VHDL源程序
    脉冲多普勒雷达回波信号相干积累的VHDL源程序-pulse Doppler radar echo signal coherent accumulation of VHDL source
    2022-12-08 18:50:02下载
    积分:1
  • ExpectedBoardDetails1.txt
    Use full for knowing board details while making projects on FPGA and matlab simulations
    2013-11-20 17:47:58下载
    积分:1
  • 我用verilog hdl写的tft lcd屏的控制程序,用来点亮屏上的任意点...
    我用verilog hdl写的tft lcd屏的控制程序,用来点亮屏上的任意点-I write the program in verilog hdl,it is used to control the tft lcd
    2022-05-07 11:30:04下载
    积分:1
  • DE2 FPGA盒
    FPGA KIT DE2-35 This project outputs a selected voltaje using VGA DAC, the DAC module is controlled using LCD display and buttons.
    2022-12-31 09:25:04下载
    积分:1
  • ddc8chou
    8倍抽取的DDC模块。verilog写的,调试通过(failed to translate)
    2011-12-21 16:25:58下载
    积分:1
  • 33753129vhdl
    对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
    2009-06-17 19:41:57下载
    积分:1
  • TLC7528
    fpga驱动TLC7528程序,相当好用,绝对能用(FPGA PROGRAM OF TLC7528)
    2011-08-17 15:19:03下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载