登录
首页 » VHDL » 这是一个verilog代码为根升余弦滤波器

这是一个verilog代码为根升余弦滤波器

于 2022-05-25 发布 文件大小:1.09 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

this is a verilog code for root raised cosine filter

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA_Controller
    用以VGA显示的小程序,很实用,挺有价值的(VGA display for a small program, very practical, quite valuable)
    2013-07-24 08:58:24下载
    积分:1
  • updown
    VHDL Programmes -2 for dumping on FPGA
    2014-02-12 00:22:46下载
    积分:1
  • 基于fpga的fskpsk信号产生器,可实现对1.2kHz和2.4kHz正弦波的采样...
    基于fpga的fskpsk信号产生器,可实现对1.2kHz和2.4kHz正弦波的采样-based on the fpga and fskpsk signal generator,can achieve sample to the 1.2kHz and 2.4kHz sin wave
    2023-08-25 08:15:03下载
    积分:1
  • dwt2d_latest[1].tar
    说明:  小波变换的开源代码(Verilog HDL)包括有测试文件,本人看过,挺好。(code of dwt)
    2020-12-15 19:39:13下载
    积分:1
  • FSM
    lap trinh FSM may trang thai
    2014-10-22 15:56:39下载
    积分:1
  • VHDL的您的信息的一个游戏程序的源代码,我希望那些在…
    一个游戏程序vhdl源码,供大家参考,希望有兴趣的人下载-VHDL source code of a game program for your information, I hope those who are interested in downloading
    2022-03-19 17:54:49下载
    积分:1
  • Verilog-SRAM
    用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
    2020-12-09 15:39:18下载
    积分:1
  • syn_rd_wr_fifo
    该代码实现了FPGA对USB芯片68013的读写,语言是VERLOD,试验通过。(The code to achieve the FPGA read and write 68013 on the USB chip, the language is VERLOD, through the test. )
    2015-05-02 14:34:16下载
    积分:1
  • Fractional_Time_Delay
    Used for Time shifting discrete signals, it can do both integral and fractional sampling period delay. Original.
    2020-12-16 22:29:12下载
    积分:1
  • DAC1220verilog代码
    FGAP控制模拟量输出芯片DAC8812(FGAP control analog output chip DAC8812)
    2018-05-25 13:29:59下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载