-
康塔德7 0 - 9999 en显示segmentos verilog
该项目利用NEXYS3（斯巴达6）董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency，非常有礼貌的观点
- 2022-02-03 15:10:35下载
- 积分：1
-
dds_rom
基于查找表的DDS的Verilog实现，分为相位累加器模块、ROM模块和顶层DDS模块(Verilog implementation of DDS based on lookup table)
- 2021-03-10 11:19:26下载
- 积分：1
-
lowpass
低通滤波器（由matlab和simulink两种方法实现）源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
- 2013-03-13 18:36:40下载
- 积分：1
-
sdram
SDRAM驱动器，自己项目利用的，已经经过实际验证(sdram controller)
- 2010-01-28 14:13:35下载
- 积分：1
-
util_gmii_to_rgmii
说明： rgmii代码编写，实现rgmii接口功能，可进行参考设计(The rgmii code is written to realize the function of rgmii interface, which can be used for reference design)
- 2021-03-18 10:19:20下载
- 积分：1
-
verilog计数器
verilog计数器，属于数字电子技术实验入门的资料。
- 2023-05-18 05:25:04下载
- 积分：1
-
FXY
FPGA做波形发生器，产生8种波形，包括三角波，正弦波，锯齿波，方波等。(FPGA is used as waveform generator,Generate 8 waveforms, including triangle, sine, sawtooth, square, etc.)
- 2019-07-16 16:01:45下载
- 积分：1
-
sram
说明： FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
- 2019-08-19 16:03:39下载
- 积分：1
-
VHDL_Tips
VHDL Coding style guide
- 2012-07-04 18:05:59下载
- 积分：1
-
SRIO-phy-code
SRIO接口物理层的实现代码，非常复杂，完全自己用verilog编写，支持5G速率，可以作为开发参考(SRIO interface implementation code, the physical is very complex, completely written in verilog, support rate of 5 g, will be helpful to the development)
- 2020-10-01 11:57:42下载
- 积分：1
