网站首页

verilog full case and paralel case directive usage

于 2022-05-28 发布文件大小:56.38 kB

 0  105

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog full case and paralel case directive usage

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

second7-02
在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码(Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester)

2020-11-02 10:19:53下载

积分：1
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行-VHDL Pang Sung-wife of mother

2022-05-27 01:05:27下载

积分：1
TS_CHANNEL_656
利用ITU656接口传输数据流的方法!已得到应用!(ITU656 interface transfer data streams using the method! Has been applied!)

2010-02-23 14:16:18下载

积分：1
TugasUAS_AuditTI_1504505017_Reguler
说明： ertyguhijop[lkjhvbn hiouopi][[poiuy

2019-02-05 09:18:23下载

积分：1
用VHDL语言编写的写存储器程序，可下载在FPGA中使用
用VHDL语言编写的写存储器程序，可下载在FPGA中使用-VHDL language used to write memory program can be downloaded in the FPGA using

2022-06-17 11:46:31下载

积分：1
VERILOGFIFO
FIFO的verilog描述(Verilog description of the FIFO)

2009-04-12 18:06:50下载

积分：1
利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...
利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

2022-06-02 16:58:00下载

积分：1
myAdc9248
CycloneIV控制采样芯片AD9248-20MHz，VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)

2017-01-31 21:55:26下载

积分：1
I2C
This is the source code for I2C(Inter Integreted Circuit) which is used in serial communication

2009-09-22 21:52:52下载

积分：1
virtex7_pcie_dma
FPGA开发PCIe的源码，采用VHDL语言，通过此源码，能更好的掌握PCIe总线，使开发者少走弯路，

2023-01-25 04:55:04下载

积分：1

696518资源总数
105895会员总数
18今日下载

verilog full case and paralel case directive usage

0 个回复

热门标签

热门下载