登录
首页 » Verilog » CPU课程设计报告

CPU课程设计报告

于 2022-05-30 发布 文件大小:11.35 MB
0 103
下载积分: 2 下载次数: 1

代码说明:

题目来源于学校的课题系统硬件综合设计,代码中有单周期CPU设计,多周期流水线CPU设计,使用的是Verilog语言,多周期的是基于MIPS架构。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • W5100
    使用spi模式初始化w5100,实现了快速以太网的初步建立(Using the spi mode initialization w5100, to achieve the initial establishment of a Fast Ethernet)
    2020-08-02 20:08:35下载
    积分:1
  • ag-overview
    agilex fpga description
    2019-05-13 18:21:04下载
    积分:1
  • con1
    4 bit convoltion with vhdl.
    2011-10-18 18:18:09下载
    积分:1
  • eth_send
    清华大学sdr项目,网口代码。Verilog编写。很实用。希望大家喜欢。(Tsinghua University sdr project, network interface code. Verilog preparation. Very practical. Hope you like it.)
    2010-09-26 14:43:28下载
    积分:1
  • Nexys 4 实现数码管显示时钟
    在Nexys4开发板上实现一个时钟的显示,利用了视觉暂留的功能实现数码管的输出,但因为时间问题,小时的位数只设计了一位,需要两位的话加一位即可。
    2022-04-06 23:12:18下载
    积分:1
  • ALU
    FPGA设计,ISE工具验证,ALU功能设计,包括加法,减法,与或非等多项功能,经验证成功。
    2022-03-19 20:07:22下载
    积分:1
  • viterbi
    说明:  viterbi decode by verilog
    2019-06-18 00:55:40下载
    积分:1
  • Verilog LDPC码
    说明:  LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)
    2020-03-03 18:14:12下载
    积分:1
  • CameraLink_Oserdes2_test
    40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )
    2014-02-25 14:06:38下载
    积分:1
  • dvb_s2_ldpc_decoder_latest.tar
    LDPC COded OFDM System
    2013-02-09 21:41:33下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载