网站首页

篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。...

于 2022-05-30 发布文件大小:179.02 kB

 0  114

下载积分: 2 下载次数: 1

我要下载

代码说明：

篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

一个可综合的同步FIFO的verilog源代码
一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code

2022-03-26 05:23:42下载

积分：1
007
给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第七章(Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the Chapter VII)

2008-04-22 16:53:33下载

积分：1
VHDL 100个例子
网上分享的一段100例子，适合FPGA学习的初学者。内部还有一些经典实用技巧。

2022-07-27 14:30:28下载

积分：1
ISARCSSim_dr
基于CS的一维距离像（HRRP）及FFT成像对比(CS-based HRRP and FFT HRRP)

2021-01-13 19:58:49下载

积分：1
8路视频光端机接收侧 VHDL源码，使用了千兆以太网SERDES芯片，基于TBI接口的PCM视频传输。...
8路视频光端机接收侧 VHDL源码，使用了千兆以太网SERDES芯片，基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.

2022-12-18 19:40:04下载

积分：1
在 VHDL 中的离散余弦 Transform(DCT/IDCT)
项目目的是设计 DCT 和 IDCT 在 VHDL 中。离散余弦变换图像压缩中用于压缩的 JPEG 图像。此文件包含 DCT 和 IDCT 块和顶级模块于一体的两个块和矢量来测试这两个模块。

2022-02-05 11:13:18下载

积分：1
ethernet_udp_ep4c_ok_final
用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)

2015-04-27 01:15:36下载

积分：1
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)

2013-09-30 09:51:04下载

积分：1
dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

2022-12-25 17:55:03下载

积分：1
doing more of a state machine on the three described earlier. Many more informat...
自己做的一个关于more状态机的三种描述的比较。以后会有更多的资料，请大家关注。-doing more of a state machine on the three described earlier. Many more information, please everyone"s attention.

2022-02-12 02:20:30下载

积分：1

696518资源总数
105895会员总数
18今日下载

篮球24s计时器，元器件简单，功能复杂。满足小型计时需要。...

0 个回复

热门标签

热门下载