登录
首页 » VHDL » 高速高性能FFT处理器的VLSI实现研究,适合做FPGA的技术人员参考研究FFT...

高速高性能FFT处理器的VLSI实现研究,适合做FPGA的技术人员参考研究FFT...

于 2022-05-30 发布 文件大小:5.04 MB
0 88
下载积分: 2 下载次数: 1

代码说明:

高速高性能FFT处理器的VLSI实现研究,适合做FPGA的技术人员参考研究FFT-High-speed high-performance FFT processor VLSI realization of research, suitable for FPGA technology reference study FFT

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Can be directly downloaded to the chip used in the complete UART with FIFO proce...
    可以直接下载到芯片用的带有FIFO的完全UART程序,vhdl语言编写。-Can be directly downloaded to the chip used in the complete UART with FIFO procedures, vhdl language.
    2022-05-23 23:16:30下载
    积分:1
  • ADS7870 Serial ADC Interface Using a CPLD
    ADS7870 Serial ADC Interface Using a CPLD, The system includes an XPLA3 CoolRunner CPLD, a Texas Instruments ADS7870 ADC, and a Toshiba SRAM, All related VHDL source code is provided
    2022-04-01 16:06:07下载
    积分:1
  • full adder
    说明:  vhdl code for full adder
    2020-06-30 22:46:55下载
    积分:1
  • 用Verilog编写的USB下载线程序实现USB协议和JTAG…
    用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine.
    2022-01-22 17:32:28下载
    积分:1
  • fftshixian
    基于FPGA编写的verilog代码,在xilinx上仿真实现FFT变换(FPGA-based verilog code written in xilinx FFT transform Simulation)
    2015-04-05 11:42:08下载
    积分:1
  • 先进的 AES
    过去的几天我一直在改进各部分的 AES 128 模块。我想提高最主要的是我使用查找表的 SubByte 相关步骤 (密码和密钥编排)。使用查找表意味着我要浪费大量的宝贵的块公羊,可以去其他地方更好地利用 fpga 的硬件资源。这种方法是很容易的 (使固定数组的值和生成语句,以从该数组中读取),却不实际前进以及试着挤出尽可能多的业绩从作为尽可能小的织物。我需要一种方法来生成 Rjindael S-盒值上飞。一般方程来计算的向前的 S 盒值为某个给定的字节是伽罗瓦领域内采取逆的字节,然后再应用一种仿射变换。经过一些研究,我偶然遇到本文抛锚成数字逻辑友好术语的抽象方程的神奇。从纸显示向前的 S 盒发电机的所有步骤的基本框图如下所示。本文分解为每个块 (减去仿射变换) 的等效逻辑。基于上述关系图中的孤独,显而易见的发电机方程是计算非常激烈。这使得完美意义上给出了 S 盒的整点是密码文本中引入的非线性。如果 S 盒变换是线性的由此产生的逻辑会很简单。相反,S-盒生成方法是大规模 Xor 和八、 四和两位运算之间跳转的几个 And 的纠缠。一个很好的这种方法是逆的 S 盒发电机与逆仿射变换的输入而不是标准的仿射变换对输出相同的核心乘法逆计算器。这将使反密码 S 盒发电机就越容易当最终得到它。从本文加上一点的仿射变换,研究信息很能够实现单个字节的组合电路的 VHDL 模块,转发 S 框计算。此模块没有注册,只是输入、 输出和组合逻辑电路在这两者之间。基于斯巴达 3E XC3S500E FPGA 的综合结果,如下所示: 切片数量: 42 个 4656 0%数目 4 输入下尿路症状: 74 个 9312 0%最大组合路径延迟: 23.143nsThe 基本电路是相当慢的但它做的计算复杂性也相当小。根据合成的结果,输入和输出之间的关键路径有八个级别的逻辑在里面。这不是我目前的 AES 128 设计的单周期架构良好的电路。作为一个小实验,我决定为"水滴"在我代替标准查找表模块的 AES 128 设计这个模块。我到另一个模块,它模拟现有单时钟周期、 全 16 字节 SubBytes 查找实例化十六个这种电路。我掉进的 AES 128 密码副本的该模块和合成它。切片结果: 数目: 1347 4656
    2023-03-28 07:30:03下载
    积分:1
  • fft
    说明:  用VERILOG语言实现的频谱分析仪(FFT)(VERILOG language with the Spectrum Analyzer (FFT))
    2009-08-09 16:30:23下载
    积分:1
  • xapp1161
    多相滤波系统的设计与实现,有MATLAB仿真程序,有sysgen的系统仿真,还有VHDL代码,其中还有FIR的系数参数等等(Polyphase filter system, the design and implementation includes a MATLAB simulation program, sysgen system simulation, and VHDL code, including FIR coefficient parameters, and so on )
    2021-02-15 17:29:47下载
    积分:1
  • 16 点药材 4 FFT
    16 点药材 4 FFT 与真正的价值。这被设计基于 Arduino 板和任何泰文 8 位微控制器创建的 c + + 代码。
    2022-07-10 21:06:50下载
    积分:1
  • gmsk
    产生高斯最小相移键控信号的阐述仿真,包括调制解调、信道模型等。(Simulation program to realize GMSK transmission system)
    2020-11-14 19:49:42下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载