-
采用低功率乘法器与加法器的低功耗 FIR 滤波器
本文提出了降低动态功耗有限 Imppulse 跃 (FIR) 数字滤波器的方法这些方法包括低功耗串行乘法器和串行加法器、 移位/添加的乘数，折叠组合展位乘数线性相位结构的改造和应用对 fir 滤波器，以减少功率引致此干扰的消耗也是减少。最小的功率，实现是在基于 8taps 和 8bits 的投入在 100 MHZ 转变/添加乘数 fir 滤波器的功率为 110mw 和 8bits 系数。拟议的 FIR 滤波器，合成了采用 Xilinx ISE 斯巴达 3E FPGA 和权力分析了使用 Xilinx XPower 分析器。
- 2022-08-07 20:59:03下载
- 积分：1
-
z_max_spwm
Z源逆变器简单升压模拟仿真。调制方式为SPWM，通过设置三角波幅值和比较电压，即可调节输出电压。(Z-source inverter simple step-up simulation. Modulation mode SPWM, by setting the the triangle amplitude and the comparison voltage to regulate the output voltage.)
- 2020-11-02 19:09:53下载
- 积分：1
-
Uses Verilog the HDL design, development board realizes in
Altera on the EP1S10S...
采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现
选取6MHz为基准频率，演奏的是梁祝乐曲
- Uses Verilog the HDL design, development board realizes in
Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the
performance is Liang wishes the music
- 2022-04-11 11:29:11下载
- 积分：1
-
top1
fpga，主要功能是实现n*n图像的旋转，源程序代码，(fpga, main function is to achieve the n* n image rotation, source code,)
- 2020-07-08 15:48:56下载
- 积分：1
-
Tutorijal 6
说明： Ovo sto saljem je tutorijal 7 sa vhdlom
- 2018-12-22 06:47:31下载
- 积分：1
-
AskPsk
说明： ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)
- 2005-11-26 09:14:32下载
- 积分：1
-
加法器
说明： 4位加法器，4位数字相加及进位功能的实现，主要利用Verilog语言实现，简单轻松，且代码量少(a adder which can realize 4 bit numbers adding)
- 2020-10-31 11:05:41下载
- 积分：1
-
一个简单的移位寄存器。VHDL语言的，或许会对你有所帮助！
一个简单的移位寄存器。VHDL语言的，或许会对你有所帮助！-A simple shift register. VHDL language, and perhaps will help you!
- 2023-07-05 13:15:03下载
- 积分：1
-
USB+FPGA电路设计原理图，实际的电路板运行正常，很有参考意义。...
USB+FPGA电路设计原理图，实际的电路板运行正常，很有参考意义。-usb_sch
- 2022-02-06 23:19:44下载
- 积分：1
-
Marquee procedures described in VHDL, for beginners to practice
VHDL描述的跑马灯程序，用于初学者练习-Marquee procedures described in VHDL, for beginners to practice
- 2022-05-27 22:24:01下载
- 积分：1
