登录
首页 » Linux-Unix program » 利用verilog hdl编写的浮点加法器运算单元,单精度。

利用verilog hdl编写的浮点加法器运算单元,单精度。

于 2022-06-02 发布 文件大小:12.16 kB
0 73
下载积分: 2 下载次数: 1

代码说明:

利用verilog hdl编写的浮点加法器运算单元,单精度。-Verilog hdl prepared to use floating-point adder computing unit, single-precision.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696522资源总数
  • 104031会员总数
  • 39今日下载