-
数字时钟模块
基于FPGA硬件平台的数字显示时钟系统，通过数码管能够实时地显示系统或自定义时间。
- 2022-08-14 12:30:43下载
- 积分：1
-
H264 IP 核心写的 Ve
精心编写H.264/AVC 基线解码器 IP 核心。
可以在目录下找到用法说明： trunk/doc/nova_spec.doc
此外包含矢量文件。
Extremmely 容易理解。
- 2023-02-23 11:10:03下载
- 积分：1
-
steper motor
stepper motor module on spartan 6 and 24MHz clock fequency
- 2019-03-10 15:44:31下载
- 积分：1
-
SPI实现IP，用verilog实现
SPI实现IP，用verilog实现，结构清晰，其中包括verilog的源代码，设计说明文档
- 2022-01-28 17:04:07下载
- 积分：1
-
APB_timer
说明： 设计一个挂载在 APB 总线上的计数器，按照 APB 的时序给计数器赋值，主
机通过地址对计数器进行配置，通过数据输入端口给计数器设置计数器最大值，
并通过数据输出端口输出计数器的计数值。该设计还设置了一个计数完成信号，
当计数器满足模式配置后的计数要求时，会将该信号拉高(A counter mounted on the APB bus is designed. The counter is assigned according to the sequence of APB
The computer configures the counter through the address and sets the maximum value of the counter through the data input port,
And output the count value of the counter through the data output port. The design also sets a count completion signal,
When the counter meets the counting requirements after the mode configuration, the signal will be pulled high)
- 2021-05-14 17:30:02下载
- 积分：1
-
vivado 从此开始配套资料
vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)
- 2020-07-04 18:00:01下载
- 积分：1
-
曼彻斯特编码和解码
它包含了曼彻斯特编码和解码的Verilog文件。它解释了曼彻斯特编码方案和解码方案的基本原则1553总线结构。它给人的主意，还写Verilog代码
- 2022-04-16 20:33:22下载
- 积分：1
-
可编程 GPIO 外围 APB 奴隶界面
可编程的一般目的编程 I/O （GPIO） 外围设备。此组件是一个 AMBA 2.0 兼容先进的外设总线 （APB） 奴隶装置。DW_apb_gpio 块： ■ APB 接口或从 APB 桥的主要接口，下列功能团体■ 外部数据接口或从 I/O 垫■ 辅助硬件数据接口给或来自辅助数据接收器或源■ 中断接口或从中断控制器
- 2022-04-25 16:45:53下载
- 积分：1
-
DDS_Power
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。(FPGA on the verilog language programming. Lookup table through direct digital frequency synthesis. In part through the control of the keyboard to choose sine, square, triangle wave, sloping wave, and four arbitrary waveform two superposed and the stack of four waveform; by controlling the frequency control word on the size, in order to control the output waveform frequency, 1 Hz to achieve the fine-tuning; Address transform through waveform phase adjustable 256; DAC0832 so through waveform amplitude adjustable 256; FPGA through internal RAM to the waveform storage intervals; and achieve a 100 per second sweep 9999.)
- 2007-04-17 23:43:32下载
- 积分：1
-
clock
Quartus II软件设计数字电子钟，使用verilog语言编写各个
模块生成symbol files，再用原理图方式制作顶层文件。
完成的功能有：能够显示时、分、秒；具有清零，调节分钟的功能；
具有整点报时功能，声响电路发出叫声；
(failed to translate)
- 2013-05-07 10:11:31下载
- 积分：1
