登录
首页 » Verilog » 16QAM调制与解调的FPGA实现

16QAM调制与解调的FPGA实现

于 2022-06-11 发布 文件大小:442.89 kB
0 167
下载积分: 2 下载次数: 2
我要下载

代码说明：

该源代码是实现14路并行的16QAM的调制，以及解调，其中还包含测试文件，已经在altera FPGA上面实现了其正确性，可以直接拿来使用。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

  • music
    说明：  是用VHDL语言编写的乐曲演奏程序，详细的写了各个模块的子程序(VHDL language is the music playing program)
    2009-08-17 08:52:31下载
    积分：1
  • fpga spimaster
    基于fpga的spi  master  testbench，             适合初学者
    2022-03-26 06:47:31下载
    积分：1
  • counter-with-T_FF
    This is counter with T_FF.
    2016-03-26 16:36:05下载
    积分：1
  • BBTHG_II_t_x
    KDP晶体二倍频与三倍频；基于耦合波方程组；已于实验结果校核 (Sum Frequency in KDP)
    2021-03-16 11:39:21下载
    积分：1
  • nco11000
    实现输入一正弦波和噪声的叠加，介绍详细欢迎下载(The input of a superposition of sine wave and noise introduced in detail)
    2010-05-16 14:19:53下载
    积分：1
  • verilog 万能流水灯
    FPGA流水灯程序  适合新手学习FPGA，板子用的是Altera,只是其中一种方法，简单的会了，以后就不成问题了
    2023-04-15 10:55:03下载
    积分：1
  • GPS 码 nco 码跟踪环累加模块设计
    GPS code nco（GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源）
    2022-02-03 07:30:34下载
    积分：1
  • DDS
    说明：  使用Verilog，以Quartus II 为平台，编写了一个DDS信号发生器程序。(Using Verilog and Quartus II as the platform, realizing the DDS signal generator program .)
    2020-11-26 17:12:26下载
    积分：1
  • beep_interface
    这些代码为 对于基本的FPGA使用模块beep进行了例化 在工程 系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)
    2013-05-05 21:07:18下载
    积分：1
  • rs232串口协议
    主要是主机对寄存器进行配置传输数据
    2022-01-24 13:57:46下载
    积分：1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2026 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！