登录
首页 » Verilog » verilog 万能流水灯

verilog 万能流水灯

于 2023-04-15 发布 文件大小:4.76 kB
0 166
下载积分: 2 下载次数: 1

代码说明:

FPGA流水灯程序  适合新手学习FPGA,板子用的是Altera,只是其中一种方法,简单的会了,以后就不成问题了

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • master_slave
    AXI4-Lite总线的主从机读写,例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
    2019-03-22 22:24:20下载
    积分:1
  • Sobel 边缘检测
    Sobel 边缘检测 DE2i 150 气旋 IV fpga 与友晶相机而产生-D5M 与不同的阈值。捕获的图像是的 < 跨风格 ="字体-搜索 ; 字体系列:""> 这 pojects 介绍了灰度、 二进制文件、 焊缝和数学形态学。 还描述了本文,即扩张,侵蚀,合闸和分闸的方法。 800 x 600 的分辨率。本文提供的所有操作结果执行本文数目与旋流器的输入 images(800x600) IV DE2i 150 和友晶而产生 D5M 使用 Verilog 编码 inQuartus II 12.1。 FPGA 使得实时焊缝和数学形态学由于其快速的计算成为可能。
    2022-01-28 16:32:21下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • QPSK
    说明:  基于FPGA的QPSK调制解调电路设计与实现 (QPSK)
    2010-04-07 14:15:21下载
    积分:1
  • counter
    设计一个十进制计数器模块,输入端口包括 reset、up_enable 和 clk,输出端口为 count 和 bcd,当 reset 有效时(低电平),bcd 和 count 输出清零,当 up_enable 有效时(高电 平),计数模块开始计数(clk 脉冲数),bcd 为计数输出,当计数为 9 时,count 输出一 个脉冲(一个 clk周期的高电平,时间上与“bcd=9”时对齐)(Design of a decimal counter module, input port, including the reset up_enable clk, output port for the count and bcd, when reset is active (low), the bcd and count output cleared up_enable active (high), count module starts counting the (the CLK pulse number), the BCD count output when the count 9, the count output of the high level, the time of a pulse (a clk cycle with " bcd = 9" when aligned))
    2013-04-13 19:53:29下载
    积分:1
  • ieee1588_megacore_fpga_ip
    IEEE1588de FPGA 程序,已测试,可直接用,方便(IEEE1588de FPGA program has been tested, can be directly used to facilitate)
    2021-03-26 11:59:13下载
    积分:1
  • kbfp
    实现任意整数倍的信号分频,可调,不存在毛刺,波形完整,可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)
    2015-08-14 22:58:22下载
    积分:1
  • 基于FPGA的串口通信程序设计
    本代码是一个基于FPGA的串口通信程序设计,程序采用Verilog语言编写,工程中已经加入了仿真模型,并设置了仿真,如果你的电脑也安装了modelsim-altera,就可以直接点击RTL仿真,就能出仿真结果了。程序的主要功能实串口测试,当FPGA芯片收到上位机发送的数据时将数据再发回到上位机,在串口助手上进行显示。
    2022-03-22 10:58:18下载
    积分:1
  • CAN--for-FPGA
    FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错(FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA)
    2011-04-19 18:51:12下载
    积分:1
  • src
    说明:  基于FPGA的w5300开发代码,使用与w5300芯片,目前代码已经经过长期测试(W5300 development code based on FPGA, using W5300 chip, the code has been tested for a long time)
    2020-03-11 16:04:41下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载