网站首页

VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。...

于 2022-06-11 发布文件大小:9.51 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。-VHDL description of a simple image to narrow the module, will be PAL system of 720 × 576 image reduced to 512 × 410, using the recent Pro-domain method, 13.5MHz clock can handle PAL video in real time.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

一些简单的VHDL实例，主要是介绍一些基本逻辑们及一些组合、时序电路的例子，供大家参考...
一些简单的VHDL实例，主要是介绍一些基本逻辑们及一些组合、时序电路的例子，供大家参考-Some simple examples of VHDL, mainly to introduce some basic logic and some combination of sequential circuit examples for your reference

2022-01-31 04:35:55下载

积分：1
数码管时钟
利用8段数码管实现的秒表时钟，FPGA使用EP2C80208C8N，通过例化数码管控制模块、秒表计时模块、时钟进位模块等实现准确计时。

2022-03-13 13:33:27下载

积分：1
基于FPGA的PCM编码器与解码器的设计
基于FPGA的PCM编码器与解码器的设计-about fpga and pcm

2022-05-12 11:08:54下载

积分：1
sram
说明： FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)

2019-08-19 16:03:39下载

积分：1
595_8led
74hc595 driver 8 led

2013-03-28 21:10:33下载

积分：1
testbench(xilinx)
Testbench 不仅要产生激励也就是输入，还要验证响应也就是输出。当然也可以只产生激励，然后通过波形窗口通过人工的方法去验证波形，这种方法只能适用于小规模的设计(The Testbench not only to generate incentives to input, verify that the response is output. Of course, can only produce Incentive, and then the waveform by the waveform window by artificial means to verify, this method is only applicable to small-scale design)

2012-04-18 16:08:25下载

积分：1
03-verilog-11
Verilog reference book

2015-02-06 09:03:48下载

积分：1
tcpip_stack_v1_2
说明：实现ARP、ICMP、UDP、TCP、IP和MAC全过程的传输，对TCP的连接、接收、发送、断开均经过测试，功能正常(Realize the transmission of ARP, ICMP, UDP, TCP, IP and MAC in the whole process, test the connection, reception, transmission and disconnection of TCP, and the function is normal)

2020-05-05 10:03:04下载

积分：1
bt656p
BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)

2020-12-09 12:09:19下载

积分：1
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents

2022-06-19 21:07:11下载

积分：1

696518资源总数
105540会员总数
37今日下载

VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。...

0 个回复

热门标签

热门下载