网站首页

用VHDL写的计算器，实现加减功能以及ＶＧＡ显示功能，适合VHDL初学者使用。...

于 2022-06-12 发布文件大小:479.94 kB

 0  39

下载积分: 2 下载次数: 1

我要下载

代码说明：

用VHDL写的计算器，实现加减功能以及ＶＧＡ显示功能，适合VHDL初学者使用。-VHDL write calculators, Modified functions and achieve VGA display, VHDL for beginners.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

抢答器仿真
本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。

2022-08-10 14:21:30下载

积分：1
bcdadd
4-Bit BCD Adder in Verilog

2014-03-26 09:29:21下载

积分：1
PS2_KB11
键盘计算器，可实现加减乘数运算基于fpga nios2(Keyboard, calculator, addition and subtraction can be realized based on fpga nios2 multiplier operator)

2011-05-19 10:28:42下载

积分：1
or1200.tar
OpenRISC 1200 cpu with integrated patches to support ORPSOC and FuseSOC builders

2014-12-20 04:40:23下载

积分：1
TDMsystem
实现多路可变时分复用，包括复接器，解复接，比特同步，帧同步，分频器(Implement multi-channel variable time division multiplexing, including multiplexer, demultiplexing, bit synchronization, frame synchronization, frequency divider)

2018-09-16 23:29:09下载

积分：1
err
在一些系统中，经常用到对触发信号延时一段时间后，再对某些目标信号进行采集，通常这段延时要求非常精确，还要做到范围可调，一般这种延时的最小时间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件环境下进行编程仿真，最后烧写芯片进行系统硬件测试 -err

2022-03-12 04:01:42下载

积分：1
ANALYSIS-OF-FULL-ADDER
DESCRIPTION OF FULL ADDER

2013-11-12 13:32:19下载

积分：1
HDLC控制器
HDLC控制器源码，包括单独HDLC的Tx端和Rx端实现，以及顶层带FIFO和Wishbone总线控制器的实现，通过Wishbone可方便与CPU连接，通过软件控制整个HDLC控制器的工作。

2023-06-14 17:55:03下载

积分：1
ppm_tb
PPM编码器的测试文件，可以测试PPM编码是否正确(PPM encoder test file, you can test whether the correct PPM encoding)

2013-11-20 12:32:16下载

积分：1
基于FPGA的VHDL的电子琴
自己去年做的实训项目，基于FPGA的VHDL的电子琴，可实现自动演奏与手动演奏，手动演奏是用PS2键盘听过按键来实现电子琴的发音，并且用VGA显示音符与音键，本设计采用模块化设计，底层使用代码，通过例化成原理图，最终在底层实现原理图之间的连接。

2023-03-08 06:35:04下载

积分：1

696524资源总数
103995会员总数
22今日下载

用VHDL写的计算器，实现加减功能以及ＶＧＡ显示功能，适合VHDL初学者使用。...

0 个回复

热门标签

热门下载