登录
首页 » VHDL » 用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。...

用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。...

于 2022-06-12 发布 文件大小:479.94 kB
0 77
下载积分: 2 下载次数: 1

代码说明:

用VHDL写的计算器,实现加减功能以及VGA显示功能,适合VHDL初学者使用。-VHDL write calculators, Modified functions and achieve VGA display, VHDL for beginners.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • multifreqvhdl
    说明:  资料是本人根据相关文献资料用vhdl语言编写的旋转机械鉴相信号倍频的程序,multifre1.vhd是倍频程序,multifre1.vwf是仿真波形文件,stp1.stp是虚拟逻辑分析仪signaltap文件。该倍频程序可以直接使用,可以设置倍频数,修改实体参数N即可。(According to the literature data is the information I have written in with vhdl Rotating Machinery Kam believe that the procedure multiplier number, multifre1.vhd is the multiplier process, multifre1.vwf is the simulation waveform files, stp1.stp a virtual logic analyzer signaltap file. The multiplier process can be used directly, you can set the multiplier number, modify the parameter N can be solid.)
    2010-04-26 16:05:18下载
    积分:1
  • crc16CCITT
    自己用verilog编写的crc16-ccitt码的产生,是并行的。(Crc16-ccitt code written in verilog generate parallel.)
    2012-12-13 09:46:58下载
    积分:1
  • : Random pulse width modulation speed control system to solve the exchange of ac...
    :随机脉宽调制是解决交流调速系统 中声学噪声的直接有效方法。随机零矢 量分 布是一种很好 的随 机方法,但其不对称的开关函数使其不适用于传统的电流采样方法。通过仿真表明 PWM周期中点采样的方 法无法得到准确的平均值,在分析不对称模式引起的纹波电流对电流平均值影响的基础上,提出了一种适合 于 RZV分布 的电流采样方法 。仿真结果证实该方法简单可行 。 -: Random pulse width modulation speed control system to solve the exchange of acoustic noise in a direct and effective way. Random zero vector distribution is a good random method, but the asymmetrical switching function so that it does not apply to the traditional current sampling methods. PWM cycle through the simulation shows that the mid-point sampling methods can not be an accurate, on average, the analysis of asymmetric mode ripple current caused by the impact on the current average value based on the proposed distribution of a suitable RZV current sampling methods. The simulation results confirmed that the method is simple and feasible.
    2022-04-24 11:00:11下载
    积分:1
  • imply logic
    说明:  由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • vhdl实现的鼠标协议,代码可读性高,适合作为参考案例。
    vhdl实现的鼠标协议,代码可读性高,适合作为参考案例。-VHDL realize mouse agreement, the code readable, suitable as a reference case.
    2022-02-06 08:18:06下载
    积分:1
  • Verilog代码转换到AHB总线APB
    verilog code for apb to ahb convert
    2023-04-27 12:35:03下载
    积分:1
  • FPGA
    基于FPGA的VHDL编程实现各种音频信号,采用的是周立功公司的fusion_startkit开发板。-FPGA-based VHDL Programming realize a variety of audio signals, are used by companies fusion_startkit weeks Ligong development board.
    2022-07-15 20:29:13下载
    积分:1
  • CalcJavaCRC
    This programa execute calc of CRC by use a table.
    2014-08-21 23:04:30下载
    积分:1
  • VLSI加法器
    全加器的vhdl程序及其仿真图像.by利用它可以方便、准确地得到输出
    2022-07-17 20:12:42下载
    积分:1
  • VHDL代码的程序去抖按钮
    应用背景当你按下一个按钮有一个反弹的效果,因为金属零件连接另一个按钮是不理想的,导致一个读错误的微控制器。如果我们有一个按钮,打开或关闭一个LED,如果我们不实施反弹跳过滤器(软件或硬件)将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的,所以我们知道什么是对的和别人接触是不考虑
    2022-01-27 13:53:13下载
    积分:1
  • 696518资源总数
  • 104932会员总数
  • 12今日下载