-
aes 引擎核心
128 位 aesverilog 代码
对于很多核心处理器阵列平行 aes 引擎
- 2022-03-09 22:27:39下载
- 积分：1
-
等精度测频率
利用stm32F407实现的等精度测频，可以精确测量频率，误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)
- 2020-06-19 13:00:02下载
- 积分：1
-
以太网 1000
在PVI接收16位并行数字流（视频），其次是一个时钟信号（英尺= 29兆赫），小写字母
- 2022-07-21 00:39:52下载
- 积分：1
-
单周期cpu
根据计算机原理与设计进行设计，完整的单周期cpu，已经仿真完成
- 2022-02-16 08:50:05下载
- 积分：1
-
sm4
VHDL实现国家SM4加密算法（ECB）模式 (VHDL to achieve national SM4 encryption algorithm (ECB) mode)
- 2020-08-12 06:58:26下载
- 积分：1
-
Exercise4
说明： AES TSAPI Retrieve Event in Non-blocking Mode
- 2019-05-07 20:04:58下载
- 积分：1
-
traffic_lights
用Verilog实现的交通信号灯控制，主干道和支路通行的时间不相等(Using Verilog implementation of traffic signal control, the trunk road and the slip is not the same passage of time)
- 2009-03-28 18:31:31下载
- 积分：1
-
基于ep4ce22的verilog串口程序
基于ep4ce22的verilog串口程序，可发送24bit，希望能给大家提供帮助。
- 2022-05-30 03:01:25下载
- 积分：1
-
FPGA 蜂鸣器
1. 蜂鸣器实验
（1） 频率设定
音乐来自震动，为了区别音调，需要有不同的震动频率。制作一个最底层的变频器，依据传入的分频值从100MHZ分频至相应音调的震动频率，将这一震荡信号接到蜂鸣器。
为了标志低中高
- 2022-02-13 05:59:25下载
- 积分：1
-
简易信号发生器 FPGA
说明： 简易信号发生器，可以实现简单的信号实现，任意波编辑，通过FPGA的verilog语言实现功能，自测可以正常使用。(Simple signal generator, can realize simple signal realization, arbitrary wave editing, through FPGA Verilog language function, self-test can be used normally.)
- 2021-03-25 11:15:32下载
- 积分：1
