登录
首页 » Verilog » HT verilog 项目工程

HT verilog 项目工程

于 2022-08-16 发布 文件大小:26.91 kB
0 85
下载积分: 2 下载次数: 1

代码说明:

rs232+HT verilog 门级网表代码,需Synopsys DC 综合

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_sdram_inst
    nios学习资料,fpga调用外部sdram实例,值得初学者下载。(nios learning materials, fpga call external sdram instance, it is worth beginners to download.)
    2013-08-24 22:26:31下载
    积分:1
  • 脉冲检测
    数字脉冲检测序列的前端设计,利用verilog硬件描述语言进行功能设计,利用modelsim软件进行功能仿真,根据测试代码进行检测与计算,看仿真波形是否符合功能设计,在进行FPGA下载,在实验开发板上实现功能输出,完成设计。
    2022-09-25 03:55:02下载
    积分:1
  • 模糊控制器verilog程序代码
    说明:  模糊控制器verilog程序,模糊控制器最简单的实现方法是将一系列模糊控制规则离线转化为一个查询表(又称为控制表)。这种模糊控制其结构简单,使用方便,是最基本的一种形式。(Verilog program of fuzzy controller)
    2020-04-14 12:04:52下载
    积分:1
  • adrv9009_fmcomms8_sync_test_bash
    说明:  adrv9009的测试平台的测试脚本,适合新人参考(Adrv9009 test platform test script, suitable for new reference)
    2020-08-03 08:50:49下载
    积分:1
  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • mydesign
    基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具, 各模块采用Verilog HDL设计并封装,顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 (FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to QuartusII 7.2 for the design and simulation tools, the module using Verilog HDL to design and package, the top-level use of graphic design, and finally the simulation results obtained using the Matlab description points to draw waveforms.)
    2009-06-30 13:18:09下载
    积分:1
  • fht_latest.tar
    FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING
    2013-08-19 13:47:40下载
    积分:1
  • Fractional_Time_Delay
    Used for Time shifting discrete signals, it can do both integral and fractional sampling period delay. Original.
    2020-12-16 22:29:12下载
    积分:1
  • keyscan
    利用VHDL语言编写的4*4键盘扫描程序,经过测试,可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)
    2013-09-28 21:48:45下载
    积分:1
  • bldc_motor_control_design_example
    无刷直流电机 VHDL VERILOG 控制,速度环,RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA( actel VERILOG BLDC control of the use of actel FPGA)
    2020-10-29 09:19:57下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载