登录
首页 » VHDL » dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...

dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...

于 2022-06-20 发布 文件大小:6.74 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • JJ213_program
    卷积码(213)的编译码,VHDL语言编写的整个工程文件,带有仿真结果图。(Convolution code (213) codec, VHDL language of the whole project file with the simulation results shown in Fig.)
    2020-12-27 19:29:02下载
    积分:1
  • 多个VHDL编码的例题,详细的电路图介绍,还有流程图
    多个VHDL编码的例题,详细的电路图介绍,还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart
    2022-03-01 02:29:00下载
    积分:1
  • GAL
    有关gal器件的编程入门,以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)
    2013-07-09 22:50:01下载
    积分:1
  • ahb2apb-master
    ahb to apb master and slave
    2018-03-06 00:27:56下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...
    DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
    2022-03-10 08:09:15下载
    积分:1
  • Encoder_SSI_Veryilog
    说明:  本文详细描述了SSI协议的通讯格式、原理及应用电路,并采用verilog语言实现了SSI通讯协议.设计实用电路并实现了与绝对值编码器的通讯(SSI protocol described in detail the communication format, principle and application circuit, and use verilog language of the SSI protocol. Practical circuit design and implementation of the communication with the absolute encoder)
    2020-12-28 20:59:02下载
    积分:1
  • 基于VHDL数字频率计
    基于vhdl可用的数字频率计,误差较小,精准度较高。文件中还包含了与arm的通信模块、
    2022-03-05 17:19:11下载
    积分:1
  • endat
    endat 2.2 接口内核,发送命令至编码器或从编码器接收位置值(endat 2.2 interface cores, sending commands to the encoder or received the encoder position values)
    2021-05-12 18:30:02下载
    积分:1
  • SHA256
    SHA256加密过程,非常详细,内附原码,还有文档,很可用~(SHA256 encryption process, very detailed, containing the original code, as well as documents, it is available ~)
    2020-11-25 16:19:33下载
    积分:1
  • 以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子...
    以前在学校里的课程设计,使用verilog编写的一个CPU程序,可以下板子-Ago in the school curriculum design, the use of Verilog CPU prepare a procedure under the board
    2022-01-20 22:48:37下载
    积分:1
  • 696516资源总数
  • 106457会员总数
  • 15今日下载