登录
首页 » Verilog » 8位吠陀乘数

8位吠陀乘数

于 2022-06-26 发布 文件大小:1.33 kB
0 100
下载积分: 2 下载次数: 1

代码说明:

这里是verilog代码 ;8bit  ;吠陀乘数还可以使用这个模块的设计…你想要更大的…

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dw_ahb_dmac_db
    It is Synopsys dmac controller databook
    2020-10-10 10:27:34下载
    积分:1
  • 实践 tic tac toe vga
    实践的打井不工作,只是尚未尝试测试出多一点,不是最后的版本 !
    2022-01-25 18:36:03下载
    积分:1
  • RLS.v
    用verilog实现的一个2抽头RLS自适应滤波器的代码(A realization with verilog HDL code of a two-tap RLS adaprive fliter )
    2021-04-29 11:48:43下载
    积分:1
  • TugasUAS_AuditTI_1504505017_Reguler
    ertyguhijop[lkjhvbn hiouopi][[poiuy
    2019-02-05 09:18:23下载
    积分:1
  • 55593397xapp592
    说明:  GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
    2019-02-18 16:09:33下载
    积分:1
  • AD9361
    说明:  AD9361资料文档及其寄存器配置参数文档(Ad9361 data and configuration parameter document)
    2021-01-07 14:38:53下载
    积分:1
  • sdram_module3
    能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
    2013-11-25 12:43:11下载
    积分:1
  • baseband_verilog
    verilog实现的基带信号编码,整个系统分为六个模块,分别为:时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)
    2009-10-08 10:19:34下载
    积分:1
  • AD7606URAT
    Verilog实现高速AD7606数据采样,8通道,采样频率可调,支持串口数据发送,亲测可用。(Verilog AD7606 high-speed data sampling, 8-channel, the sampling frequency is adjustable, support for serial data transmission, pro-test is available.)
    2021-04-16 21:38:53下载
    积分:1
  • GPS
    在fpga中对GPS信息采集程序。具有很好的参考性(In the fpga in the GPS information collection procedures. Has a very good reference)
    2011-11-17 13:49:20下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载