登录
首页 » Verilog » 8位吠陀乘数

8位吠陀乘数

于 2022-06-26 发布 文件大小:1.33 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

这里是verilog代码 ;8bit  ;吠陀乘数还可以使用这个模块的设计…你想要更大的…

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FIFO
    FIFO的源代码,对FIFO设计有帮助,有借鉴意义,帮助学习VHDL编程(FIFO of the source code, on the FIFO design help, there is reference to help learn VHDL programming)
    2008-04-29 09:00:11下载
    积分:1
  • FPGA
    基于FPGA的数字系统设计,包含原理、工程应用和案例。(FPGA-based digital system design, including theory, engineering applications and cases.)
    2010-10-12 21:34:00下载
    积分:1
  • Uart
    RS422通信程序,Verilog语言,此模块实现422通信功能(RS422 communication program, Verilog language, this module implements 422 communication function.)
    2021-04-07 14:59:02下载
    积分:1
  • 通用 VGA 时序控制器
    这是一个普通的 VGA 时序控制器代码直接生成 HSync、 垂直同步和 HCount,VCount 信号。
    2022-07-18 22:49:24下载
    积分:1
  • FPGA_four_num_code_lock
    说明:  基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
    2010-04-29 15:16:29下载
    积分:1
  • en.SPI_EEPROM_Verilog_models_V10
    spi接口的eeprom模型,型号为st公司m65pxx(The eeprom model of spi interface is st company m65pxx)
    2021-01-19 14:28:44下载
    积分:1
  • BT1120转GTX详细设计方案
    bt1120设计方案,描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)
    2020-06-25 05:40:02下载
    积分:1
  • axi_lite_user
    axi_lite_user官方样例,精简功能,适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
    2017-07-24 16:43:22下载
    积分:1
  • Xilinx_AXI
    说明:  AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream
    2020-04-21 01:18:30下载
    积分:1
  • nios2_led_one
    使用nios2点亮一个led灯,使用软件quartus13.0,开发板de2-115(nios2 led quartus13.0 de2-115)
    2013-12-11 14:32:16下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载