网站首页

电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求

于 2022-06-27 发布文件大小:158.71 kB

 0  99

下载积分: 2 下载次数: 2

我要下载

代码说明：

电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求-Vhdl elevator design, six floors with switch doors, alarm, internal requests and external requests

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

实战训练30 数码管动态扫描
说明： fpga版本的数码管动态扫描程序，可供学习(FPGA version of the digital tube dynamic scanning program for learning)

2020-06-26 13:20:01下载

积分：1
READ_SINEX
读取IGS数据中心提供的sinex文件并恢复法方程(Read sinex file IGS data centers and to restore normal equation)

2016-06-18 11:19:14下载

积分：1
课程设计-数字钟
说明：具有计时设置时间闹钟秒表功能的数字钟设计外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)

2020-05-18 17:11:07下载

积分：1
codes
EKG SIGNAL PROCESSING THROUGH CORDIC

2013-09-29 01:46:17下载

积分：1
zhinengchezaishipingxitong
设计了车载视频显示系统，设计了基于FPGA系统结构的车载视频显示电路板，利用FPGA显示视频控制，采集通道时许控制等。(The on-board video display system design, design the system structure based on FPGA video shows the circuit board, using the FPGA show video control, acquisition channel make control, etc )

2011-12-08 15:37:21下载

积分：1
elc_clock
verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)

2008-12-10 16:06:48下载

积分：1
sata3.0协议及FPGA各模块实现
说明： sata3.0协议及FPGA各模块实现,有代码及文档说明。(Sata3.0 protocol and FPGA module implementation, with code and documentation.)

2020-02-13 01:02:31下载

积分：1
LFM
说明：该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)

2021-04-19 09:38:51下载

积分：1
Simulate
FPGA控制AD逐点采集信号，并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)

2021-04-14 21:08:55下载

积分：1
verilog ADPLL file with testbench
verilog ADPLL file with testbench

2022-04-20 22:45:21下载

积分：1

696518资源总数
105547会员总数
4今日下载

电梯的vhdl设计，6层楼含开关门，警报，内部请求，外部请求

0 个回复

热门标签

热门下载