DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz-DUC数字上变频设计-Verilog - IMDN开发者社群-imdn.cn" /> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz，为本振和信号频率相加，-0.2MHz为镜像频率。其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力-IMDN开发者社群-imdn.cn"> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz，为本振和信号频率相加，-0.2MHz为镜像频率。其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力 - IMDN开发者社群-imdn.cn">

网站首页

DUC数字上变频设计

于 2022-06-30 发布文件大小:9.17 kB

 0  159

下载积分: 2 下载次数: 2

我要下载

代码说明：

上变频

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Noc
credit base network on chip(network on chip (noc))

2020-06-19 11:40:02下载

积分：1
EGO1快速上手指南v1224
EGO1快速上手指南，适用于新手进行学习(EGO1 Quick Start Guide)

2020-12-08 20:29:20下载

积分：1
MB
说明：基于VHDL语言数字秒表设计,在FPGA实验平台下开发(Digital stopwatch design based on VHDL, FPGA experimental platform under development)

2015-04-21 20:11:14下载

积分：1
视频测试图形发生器
应用背景关键技术Altera FPGA ；CIII，Cyclone III implemented.16灰度320x240流视频信号发生器。

2022-03-05 02:38:57下载

积分：1
FPGA正弦信号发生器
基于verilog hdl编写的FPGA正弦信号发生器，已测试。(FPGA sine signal generator)

2020-11-10 10:59:46下载

积分：1
ddr3_mig8
fpga实现ddr数据收发测试，完整的工程，下载解压后，即可正确运行，已多次验证无误(FPGA DDR data receive and receive test, complete engineering, download and unzip, can run correctly, has been verified many times)

2018-01-18 21:05:12下载

积分：1
aynchronous fifo 项目
先入先出 (FIFO) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、高复杂度数字系统越来越多地被要求不同的模块之间传输数据，甚至不相关的时钟频率。双时钟 FIFO 是一个更复杂的函数，可提供高速数据缓冲对于异步时钟域应用程序。建议的设计利用了一种有效的内存数组结构，并可以运行在应用程序中存在多个时钟周期的延迟时间的地方。它还包括一个可配置的同步电路，同步异步信号 FIFO 内。

2022-04-30 19:05:35下载

积分：1
sp605_BRD_rdf0033_13.2_c
spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)

2014-12-23 22:27:45下载

积分：1
src
yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)

2021-01-20 14:38:41下载

积分：1
abi123
encoding and decoding of audio signal

2013-02-02 18:59:16下载

积分：1

696516资源总数
106442会员总数
11今日下载

DUC数字上变频设计

0 个回复

热门标签

热门下载