DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz-DUC数字上变频设计-Verilog - IMDN开发者社群-imdn.cn" /> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz,为本振和信号频率相加,-0.2MHz为镜像频率。其主要功能包括三个方面:第一是变频,数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘,生成I/Q两路混频信号,将感兴趣的信号下变频至零中频;第二是低通滤波,滤除带外信号,提取有用信号;第三是采样速率转换,降低采样速率,以利于后续信号处理,大抽取因子范围提供了可设计成宽带或窄带数字信道的能力-IMDN开发者社群-imdn.cn"> DUC就是将本振频率和信号频率相加DUC的输出为0.2MHz,为本振和信号频率相加,-0.2MHz为镜像频率。其主要功能包括三个方面:第一是变频,数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘,生成I/Q两路混频信号,将感兴趣的信号下变频至零中频;第二是低通滤波,滤除带外信号,提取有用信号;第三是采样速率转换,降低采样速率,以利于后续信号处理,大抽取因子范围提供了可设计成宽带或窄带数字信道的能力 - IMDN开发者社群-imdn.cn">
登录
首页 » Verilog » DUC数字上变频设计

DUC数字上变频设计

于 2022-06-30 发布 文件大小:9.17 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

上变频

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • hdmi
    说明:  HDMI协议的Verilog实现,通过对RGB三个通道分别进行TMDS编码完成,纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)
    2020-07-28 16:58:46下载
    积分:1
  • 08_4_hdmi_loop
    说明:  HDMI做为视频输出输入接口已经广泛使用很长时间,主要通过TMDS差分编码传输。本实验通过在HDMI屏幕上显示彩条和输入输出环通实验,来练习视频的时序和视频颜色的表示,为后面视频处理实验做个基础。(HDMI as video output input interface has been widely used for a long time, mainly through TMDS differential coding transmission. In this experiment, by displaying color bars and input/output loop experiments on HDMI screen, video timing sequence and video color representation are practiced to lay a foundation for video processing experiments later)
    2020-06-17 09:00:02下载
    积分:1
  • 基于FPGA的信号发生器20140506
    说明:  基于FPGA的芯片信号发生器,利用Verilog语言实现信号发生器的各个模块单元, 实现的要求:正弦波、三角波、方波等;(Based on FPGA chip signal generator, using Verilog language to realize each module unit of the signal generator, Requirements: sine wave, triangle wave, square wave, etc;)
    2019-12-30 11:48:26下载
    积分:1
  • arinc429转232接口协议
    资源描述arinc429与232接口协议之间的数据传输代码
    2022-06-28 17:56:18下载
    积分:1
  • fpga_ofdm
    这是篇<基于FPGA 的OFDM 宽带数据通信同步系统设计与实现>, 觉得甚是有用,大家共同学学。(This is the article <FPGA-OFDM-based broadband data communication systems design and implementation of synchronous> that even be useful, we all learn together.)
    2007-06-13 00:02:43下载
    积分:1
  • 16位乘法器
    基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真 基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真
    2022-02-11 23:54:11下载
    积分:1
  • ds1820
    基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警(The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm)
    2015-01-06 14:08:43下载
    积分:1
  • P4 (3)
    支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU,verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
    2018-12-02 17:22:40下载
    积分:1
  • total
    一个简单的后台模板,主要为贵金属直播室有喊单等功能类型的。 ps:由于涉及到iframe本地跨域问题,因此查看时请在服务器上进行审阅。(A simple background template, mainly for the precious metal living room, such as the type of function. PS: as a result of the local cross domain problem involved in the iframe, so check it out on the server.)
    2015-11-18 09:00:49下载
    积分:1
  • s3ask_ddr2
    DDR2-400样例源代码,用于Xilinx Spartan 3A/3AN Starter Kit(DDR2-400 sample source code for Xilinx Spartan 3A/3AN Starter Kit)
    2009-10-14 11:58:36下载
    积分:1
  • 696522资源总数
  • 104031会员总数
  • 39今日下载