登录
首页 » Verilog » 序列检测器

序列检测器

于 2022-09-05 发布 文件大小:936.45 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

在计算机网络中像以太网,数字发送数据一位一次,非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子,它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列,充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zhentongbu
    FPGA在通信上的运用:基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures )
    2012-11-28 09:10:05下载
    积分:1
  • HART-HT2015
    HART 官方资料-HART协议采用基于Bell202标准的FSK频移键控信号,在低频的4-20mA模拟信号上叠加幅度为0.5mA的音频数字信号进行双向数字通讯,数据传输率为1.2kbps。(Official information-HART HART protocol based Bell202 standard frequency shift keying FSK signal at low frequencies 4-20mA analog signal amplitude is 0.5mA superimposed on the two-way audio digital signal digital communication, data transfer rate of 1.2kbps.)
    2013-07-16 17:23:16下载
    积分:1
  • OFDM-based-on-FPGA
    用FPGA实现OFDM系统,硬件语言为Verilog,环境为xilinx,详细介绍了接收机和发射机各个模块的源代码(OFDM system with a FPGA implementation, hardware language Verilog, environment xilinx, details of receiver and transmitter modules source code)
    2015-05-11 08:58:13下载
    积分:1
  • 基于MAX485芯片的RS485通信Verilog代码
    经过FPGA调试,可以运行。但是不同版本的Quarters软件,在仿真编译上会有问题,可以引用源码,自己再修改设计。此方案只是简单的设计方案,可以在此基础上增加更详细的功能,仅供初学者参考设计。
    2022-02-11 20:45:57下载
    积分:1
  • cfi_ctrl
    说明:  CFI控制器顶层模块,32位wishbone总线经典接口,用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
    2020-06-20 17:00:02下载
    积分:1
  • 8051core
    一款非常实用的8051IPcore,本人现在做soc的控制部分就是它。(A very useful 8051IPcore, I now control part of the soc is doing it.)
    2010-11-02 10:10:32下载
    积分:1
  • float_multi
    说明:  FPGA Verilog浮点数乘法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核(FPGA Verilog floating-point multi operation, using single precision floating-point decimal format, the accuracy of the operation results can be set, can be packaged into IP core)
    2020-07-02 01:20:01下载
    积分:1
  • 数字频率合成原理
    就是生成原始波形数据,设计Verilog代码,把数据加载到初始ram中,再调用数据进行仿真,仿真实现波形还原,和进行合成之类。
    2022-09-27 09:25:08下载
    积分:1
  • altera实现的UDP协议(Verilog实现)
    Verilog实现的udp协议,比网络上的资源更加丰富,想要了解altera tse相关源码,就大胆下载吧,给你想要的一切。
    2022-04-27 08:25:46下载
    积分:1
  • ps2_interface
    封装PS2接口驱动,用verilog编写!适用于键盘,鼠标等PS2接口的器件。(failed to translate)
    2013-05-05 10:48:42下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载