网站首页

DE2 SOPC LCM

于 2022-07-01 发布文件大小:223.20 kB

 0  99

下载积分: 2 下载次数: 1

我要下载

代码说明：

DE2 S O P C 用硬件语言描述地开发板上测试 CLM模块实现视频传输-DE2 SOPC LCM

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CPLD / FPGA解码器RS（204188）of the Verilog程序
cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program

2023-05-10 18:05:03下载

积分：1
ofdm_cp_insertion
ofdm_cp_insertion add/remove CP

2015-01-29 21:25:47下载

积分：1
alter FPGA，包含sdram的nios系统开发实验完整工程文件
alter FPGA，包含sdram的nios系统开发实验完整工程文件-nios develop based nios IDE6.0，system involved an sdram

2022-02-13 18:25:41下载

积分：1
ideal_6pulse
理想三相转单相基于 spwm 的逆变器，可调(Ideal three-phase switch to a single the phase based spwm inverter)

2012-11-04 21:15:32下载

积分：1
verilog hdl coding DDR sdram control for fpga
verilog hdl coding DDR sdram control for fpga -verilog hdl coding DDR sdram control for fpga

2022-03-23 21:20:26下载

积分：1
Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.
描述了使用FPGA接口PDIUSBD12开发USB接口的流程.-Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.

2023-04-29 07:25:03下载

积分：1
hdlsrc
GMSK vhdl generated from simulink

2018-11-12 22:45:36下载

积分：1
延迟线模块的verilog代码，延迟线模块是数字电路设计常用的模块...
延迟线模块的verilog代码，延迟线模块是数字电路设计常用的模块-Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module

2022-08-09 02:38:35下载

积分：1
TCL2543
基于FPGA的TLC2543控制器,采用状态进行控制ADC进行转换(The TLC2543 controller based on FPGA, using state control of ADC conversion)

2020-11-18 15:59:39下载

积分：1
用VHDL语言编写的一个16分频器，也在修订过程中任意2…
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider

2023-05-20 12:30:04下载

积分：1

696518资源总数
105547会员总数
4今日下载

DE2 SOPC LCM

0 个回复

热门标签

热门下载