yong VerilogHDL yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.-Used VerilogHDL to make a frequency builder.

时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)

Verilog code for RS-(255,239) encoder.

说明：  包括HDMI和DVI的源文件，以及相应打仿真文件(Including HDMI and DVI source files, as well as the corresponding simulation files)

Efficient CIC filter Implementation using VHDL

cycloneII ep2c5 ep2c8

有关gal器件的编程入门，以及常见逻辑门、计数器VHDL程序(For gal device programming entry, as well as common logic gates, counters VHDL program)

能够绘制数字电路的时序图，是fpga工程师时序设计和分析的神器(for digital circuit timming design and analysis)

ht82v38 线性ccd 16位 AD转换fpga程序VHDLHT82V26(38)是Holtek(隶属台湾盛群半导体股份有限公司)出品的专用于CCD/CIS模拟信号的处理器。当然，其也可做为通用ADC芯片使用。 HT82V38采用3.3V,5V工作电源，采用三个信道的结构（3个ADC输入通道，分别为R、G、B通道），可提供一个、两个或三个信道的操作模式供用户选择，其A/D转换器精度为16位（16bit），转换速率最高达到30MSPS。

attachement of attachments..bits pilani