-
在 FPGA 中实现 SPI 接口
在 FPGA，SPI、 I2C 等 ASI，串行接口的实现来武力作为需要实现外围设备之间的接口。这个项目给 VHDL 源代码实施 SPI 接口和他们有关的文件。
- 2022-12-01 01:55:04下载
- 积分：1
-
verilog HDL编写的出租车计费系统
verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
- 2022-05-06 06:53:34下载
- 积分：1
-
E5_1_AskMod
matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。(Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.)
- 2021-03-08 17:29:28下载
- 积分：1
-
等精度测试频率计，包括程序源代码以及相关注释
等精度测试频率计，包括程序源代码以及相关注释-Precision test frequency meter, etc., including source code and related comments ......
- 2022-04-08 21:00:44下载
- 积分：1
-
This is an FPGA
这个是一个基于FPGA的SDRAM控制器系统，实现对SDRAM的读写操作，用来实现时序的控制-This is an FPGA-based SDRAM controller system, the read and write operations to SDRAM to achieve the control of timing
- 2022-02-02 20:49:24下载
- 积分：1
-
Booth乘法器
- 2022-10-22 10:30:04下载
- 积分：1
-
With VHDL Design and Implementation of the multi
用vhdl设计实现的多功能电子钟，可有日历，闹钟，修改等多种功能-With VHDL Design and Implementation of the multi-functional electronic bell, can have a calendar, alarm clock, to amend a variety of functions such as
- 2022-03-11 03:55:41下载
- 积分：1
-
described dds direct digital frequency synthesis of the basic tenets addition to...
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果-described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output
- 2022-07-08 20:48:31下载
- 积分：1
-
verilog实现的“并行输入、并行输出移位寄存器”
verilog实现的“并行输入、并行输出移位寄存器”-verilog to achieve a " parallel input, parallel output shift register"
- 2023-06-06 17:30:03下载
- 积分：1
-
VHDL产生时钟50分频程序，供初学者参考
VHDL产生时钟50分频程序，供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners
- 2022-03-06 08:34:20下载
- 积分：1
