登录
首页 » VHDL » ps2接口的工程实现,顶层为原理图,便于理解

ps2接口的工程实现,顶层为原理图,便于理解

于 2022-07-10 发布 文件大小:114.76 kB
0 130
下载积分: 2 下载次数: 1

代码说明:

ps2接口的工程实现,顶层为原理图,便于理解-ps2 interface engineering implementation, the top-level schematic diagram for easy understanding of

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信...
    1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz; 在输入时钟频率为4MHz时,输出正弦波分辨率达到256Hz; 4、 通过RS232C通信,实现FPGA和PC机之间串行通信,从而实现用PC机改变频率控制字,实现对输出正弦波频率的控制。-a use FLEX10-chip RAM resources, in accordance with DDS principle, design sinusoidal signal generated by the top-level functional modules and schematics; 2, the experimental board TLC7259 converters, will be a sinusoidal signal, the D/A conversion, after filtering through the ME5534 oscilloscope observation; 3, the output waveform requirements : the input clock frequency of 16KHz, sine wave output resolution of 1Hz; the input clock frequency of 4MHz, the sine wave output resolution of 256Hz; 4, RS232C communications, FPGA and PC serial communications between in order to achieve PC-frequency control characters, the realization of sine wave output frequency control.
    2022-01-25 19:12:14下载
    积分:1
  • STOPWATCH
    STOPWATCH FPGA SEVEN SEGMENT DISPLAY
    2014-04-16 11:08:57下载
    积分:1
  • VHDL language used to write the VGA control procedures have been verified, the a...
    用VHDL语言写的VGA 控制程序,已经验证过,绝对好用!-VHDL language used to write the VGA control procedures have been verified, the absolute ease of use!
    2022-01-23 11:20:28下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • verilog based Real Time clock with manual input implement on fpga
    它是一个基于verilog的数字时钟,显示时-分-秒,它可以手动输入,并为时、分和秒分配3个开关第二,它数字时钟频率是实时设置的。我自己用逻辑开发的。。。
    2022-01-26 02:23:56下载
    积分:1
  • FIR滤波器高达128倍
    FIR filter up to 128x
    2022-03-18 11:25:20下载
    积分:1
  • CPLD总线Verilog HDL代码,PLD
    CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.
    2022-01-26 04:10:04下载
    积分:1
  • fpga
    简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)
    2013-07-16 13:04:03下载
    积分:1
  • CNTRTEST3_7tx_rx_0422
    在ISE12.4与TMS320F2812的XINTF接口,实现数据收发(In ISE12.4 TMS320F2812 the XINTF, data transceiver)
    2021-01-08 10:48:51下载
    积分:1
  • signal_capture
    matlab 程序 伪随机码的捕获,我传的都是这方面的资料!(failed to translate)
    2013-05-03 12:02:48下载
    积分:1
  • 696516资源总数
  • 106457会员总数
  • 15今日下载