网站首页

基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...

于 2022-03-17 发布文件大小:19.14 kB

 0  129

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL based on the LCD display program, including complete source code, locking pin, as well as download files documents can be directly downloaded using

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA-timing-constraints
基于Verilog的FPGA设计时序分析约束详细解释与使用方法(FPGA timing constraints)

2017-04-24 09:54:35下载

积分：1
cic
说明：五阶CIC梳状积分滤波器，可以综合，非常有参考价值(Fifth-order CIC points comb filter, can be integrated and very useful)

2008-11-17 12:57:01下载

积分：1
LabView
说明：阿尔泰PCI8664的采集卡labview程序(PCI8664，labview，programm)

2021-04-14 16:48:55下载

积分：1
kalman_mppt-master
filter kalman mppt for PV

2020-10-04 13:27:39下载

积分：1
E5_1_AskMod
matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。(Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.)

2021-03-08 17:29:28下载

积分：1
可综合的vhdl设计特点.pdf
可综合的vhdl设计特点.pdf-synthesizable VHDL design features. Pdf

2023-08-19 15:25:03下载

积分：1
FPGA_flash设计
我们的设计是用一个FSM控制器来控制发送什么命令，flash模块判断FSM发送过来的state信号来选择应该执行什么操作，当命令写入或者读出后，会发送一个flag_done命令，这个命令让我们判断上个指令是否完成，如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the state signal sent by the FSM to select what operation should be performed. When the command is written or read out, a flag_done command is sent. This command lets us judge whether the last word is finished or if the FAM will be sent after completion. The next command)

2018-04-21 21:37:17下载

积分：1
miaob
电子秒表，FPGA实现,本科某课程设计，程序注释非常详细，(FPGA TIME-COUNTING)

2010-05-10 11:25:55下载

积分：1
zidong-shouhuoji
用VERILOG实现自动售货机功能，运行正确，希望有帮助(Use VERILOG implementation vending machine function, correct operation, hope to have help)

2014-01-05 20:42:49下载

积分：1
Verilog HDL语言的快速参考指南
quick reference guide to verilog HDL

2022-10-28 05:20:03下载

积分：1

696516资源总数
106415会员总数
3今日下载

基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...

0 个回复

热门标签

热门下载