登录
首页 » VHDL » VHDL洗衣机控制器设计

VHDL洗衣机控制器设计

于 2022-07-12 发布 文件大小:2.39 kB
0 37
下载积分: 2 下载次数: 1

代码说明:

洗衣机控制器的实现功能: 1.使用了一个按键实现洗衣程序的手动选择,在洗涤、漂洗、脱水、漂洗+脱水、洗涤+漂洗+脱水五个模式中进行自由选择。 2.用灯显示洗衣机的工作状态,在设计中共使用了6个LED 灯,其中三个灯显示洗衣机的工作模式(共五种模式),另外三个灯显示工作模式中正在进行的工作模式。 3.数码显示管倒计显示每个状态的工作时间,并且也可显示预约的时间。 4.全部过程结束后,会发出一个结束信号,会发出一个5秒的持续报警信号。 5.一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态,并且设置一个灯,当洗衣机暂停时,灯亮,继续运行时,灯灭。 6.三个过程的时间使用者可自行设定,系统默认是设定好的时间,使用者如想改变时间,可拉低系统默认按钮,再分别拉高button1、button2、button3,每拉高一次,相应时间+1。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • VHDL 基础语法篇
    VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,由于 VHDL语言来源于C、Fortran等计算机高级语言,在VHDL语言中保留了部分高级语言的原 语句,如if语句、子程序和函数等,便于阅读和应用。具体特点如下: 1. 支持从系统级到门级电路的描述,既支持自底向上(bottom-up)的设计也支持从顶向下 (top-down)的设计,同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体(entity)和结构体(architecture),实体包含设 计系统单元的输入和输出端口信息,结构体描述设计单元的组成和行为,便于各模块之间数 据传送。利用单元(componet)、块(block)、过程(procure)和函数(function)等语句, 用结构化层次化的描述方法,使复杂电路的设计更加简便。采用包的概念,便于标准设计文 档资料的保存和广泛使用。(VHDL Basic Grammar Paper)
    2020-06-20 14:20:01下载
    积分:1
  • SPI FLASH的控制器,FPGA实现,VHDL
    SPI FLASH的控制器,FPGA实现,VHDL 对于想使用FPGA实现spi flash控制的同学应该有用
    2022-03-23 23:56:51下载
    积分:1
  • 按键消抖
    说明:  按键消抖,避免按键抖动造成信号误触发,增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)
    2020-07-04 11:00:01下载
    积分:1
  • SD_W_R
    SD卡读写源代码.用Verilog编写.很不错.值得借鉴.特别对SD卡开发的人员!(SD card reader-writer source code. Prepared to use Verilog. Is pretty good. Be used for reference. In particular, the development of personnel SD card!)
    2020-12-27 22:09:03下载
    积分:1
  • 系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...
    系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog procedures, with test procedures
    2022-08-08 00:04:21下载
    积分:1
  • pal制视频的显示
    代码来源http://www.spacewire.co.uk/video.html,需要CRT显示ITU.656格式的视频的可以参考
    2022-06-02 03:09:20下载
    积分:1
  • 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证
    由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证-By the VHDL language using the D flip-flop is QUARTUES environment has been tested
    2022-05-08 21:19:33下载
    积分:1
  • Verilog HDL__.rar a brief tutorial, very useful
    Verilog HDL__.rar 简要教程,很有用-Verilog HDL__.rar a brief tutorial, very useful
    2022-09-27 05:05:03下载
    积分:1
  • LFM
    该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
    2021-04-19 09:38:51下载
    积分:1
  • 696522资源总数
  • 104040会员总数
  • 35今日下载