网站首页

Quartus中实现的DDS 使用的是altera提供的IP core

于 2022-07-12 发布文件大小:81.92 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

Quartus中实现的DDS 使用的是altera提供的IP core-DDS achieved Quartus using IP core provided by altera

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程
基于nios ii 驱动altera de1开发板上的lcd和ps2鼠标模块工程-based on the nios ii drive the lcd and ps2 module of altera de1 develop board

2022-03-12 01:14:50下载

积分：1
04_uart_test
说明：基于FPGA，用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)

2021-03-14 13:43:49下载

积分：1
GFverilog-hdl
伽罗华域的乘法器的设计，使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)

2011-05-01 13:19:22下载

积分：1
FSK调制通信系统的程序，比较实用，包括有限..
通信系统的FSK调制程序，比较实用，包括完整的工程-FSK modulation communication system procedures, more practical, including the complete works

2023-01-02 07:10:03下载

积分：1
vhdl_codes
D-flip flop vhdl implement code

2012-04-13 14:03:13下载

积分：1
encode
RS（255，223）编码器，已实际运用到产品中(RS (255,223) encoder has actually applied to products)

2021-05-13 00:30:02下载

积分：1
VHDLman
VHDL book for reference

2010-01-18 17:40:26下载

积分：1
UART to send the complete procedure, including the complete source code of nucle...
UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.

2022-01-28 15:16:09下载

积分：1
sp605_BRD_rdf0033_13.2_c
spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)

2014-12-23 22:27:45下载

积分：1
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))

2012-11-03 10:35:49下载

积分：1

696516资源总数
106571会员总数
2今日下载

Quartus中实现的DDS 使用的是altera提供的IP core

0 个回复

热门标签

热门下载