网站首页

UART to send the complete procedure, including the complete source code of nucle...

于 2022-01-28 发布文件大小:4.35 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于FPGA的1553B总线编码解码器的设计
基于FPGA的1553B总线编码解码器的设计-1553B Bus FPGA-based codec design

2022-02-25 23:58:17下载

积分：1
XadcMicroblaze-master
说明：用zynq实现片内的数模转换，基于最新的zynq平台(zynq xadc on FPGA arm)

2020-06-21 12:00:02下载

积分：1
verilog，4、5分频器，5分频器占空比3：2
verilog，4、5分频器，5分频器占空比3：2-Verilog, 4,5 dividers, five dividers ratio of 3:2

2022-06-12 21:27:51下载

积分：1
VHDL参考程序，他们的初学者参考使用
vhdl参考程序，供初学者参考使用-VHDL reference procedures, their use and reference for beginners

2022-04-19 08:23:59下载

积分：1
Booth2_final
该文件是booth乘法器的verilog源代码，经过最终的仿真，可以直接运行(This file is booth multiplier verilog code, after the final simulation, can be directly run)

2015-05-08 09:29:56下载

积分：1
自己使用VHDL语言编写的24位寄存器.主要用于DDS中
自己使用VHDL语言编写的24位寄存器.主要用于DDS中-24bit_register

2022-09-06 21:25:03下载

积分：1
teximeter
这是一个基于车租车计费器的模拟计算系统，用VHDL语言实现(This is a car rental billing based on the simulation system, using VHDL language)

2015-03-17 19:57:04下载

积分：1
20190717 - Copy
说明： this describes building spi block on verilog hdl and programming them on an fpga device

2020-06-21 21:40:02下载

积分：1
Turbo码编码译码器的研究及其FPGA实现.
在Altera公司的Quartus II软件平台下完成了基于Log-MAP算法的Turbo码编译码器的FPGA设计及实现。在Turbo码的FPGA设计与实现部分，主要针对了 Turbo码的编译码器中各个重要模块进行了设计和实现，例如编码器中RSC分量译码器、交织器，以及译码器中对数据量化和运算、E函数、SISO分量译码器（分支度量、前向递推、后向递推以及对数释然比的计算）的设计与实现。

2022-08-25 16:51:06下载

积分：1
ad0809
对ad0809的控制代码( ad0809control)

2010-08-28 15:00:50下载

积分：1

696516资源总数
106415会员总数
3今日下载

UART to send the complete procedure, including the complete source code of nucle...

0 个回复

热门标签

热门下载