-
VGA的verilog实现
VGA的verilog实现，通过宏控制输出格式，兼容altera的avalon总线。
- 2022-09-15 09:55:02下载
- 积分：1
-
PLL
FPGA板上的锁存器PLL控制代码（verilog代码）(FPGA board latch the PLL control code (Verilog code))
- 2021-03-19 17:29:19下载
- 积分：1
-
写一个Verilog描述签署4位加法器/减法器。
应用背景写一个Verilog描述签署4位加法器/减法器。该模块fi定义是：模块add4（cout，总和，A，B，CIN，复位，时钟，添加）输入[3:0] A，B；输入CIN，复位，时钟，加；1 / 0 / /添加=表示加法/减法输出[3:0]总和；输出cout；。..模块然后，请将测试设备的fi贴我提供证明的正确性你的设计。什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软的警察关键技术什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝什么样的手：1）注释你的设计源代码。2）使用提供的测试fi设备的仿真结果。3）报告你如何设计硬/软拷贝
- 2022-11-12 15:05:04下载
- 积分：1
-
32_lvds_test
说明： Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
- 2020-11-30 20:59:27下载
- 积分：1
-
Writing-Testbenches
这是一本FPGA仿真验证的经典丛书，可以从中学习到如何编写系统的testbench,也可以是IC设计中FPGA原型验证编写系统及testbench的经典书籍。((Kluwer) Writing Testbenches Functional Verification of HDL Models.pdf)
- 2015-06-20 13:39:06下载
- 积分：1
-
ethernet_mii_udp_1
说明： Verilog开发的，MII接口的百兆以太网UDP代码(100 megabit Ethernet UDP code of MII interface)
- 2020-03-20 16:19:21下载
- 积分：1
-
matlab-performence
图像降噪GUI界面，用到butterworth滤波器，中值滤波器和维纳滤波器，仅供参考。(noise reduction using media filter )
- 2013-05-03 10:46:05下载
- 积分：1
-
dw_ahb_dmac_db
It is Synopsys dmac controller databook
- 2020-10-10 10:27:34下载
- 积分：1
-
Carried-Phase-shift-SPWM
基于FPGA的多电平载波移相SPWM方法实现(theCarried-Phase-shift SPWM method of Multi-Level converter based on FPGA)
- 2015-05-26 09:38:49下载
- 积分：1
-
用FPGA实现电子钟
这是用verilog语言所编写的一个数字时钟程序，并在FPGA开发板上运行成功。相比于其他语言，veilog语言更加简洁，因此此程序包括各个模块，可以在开发板上仿真。
- 2022-01-21 00:24:14下载
- 积分：1
