登录
首页 » VHDL » 基于FPGA的VGA彩条显示 可用PAXplusII仿真

基于FPGA的VGA彩条显示 可用PAXplusII仿真

于 2022-07-12 发布 文件大小:845.00 B
0 109
下载积分: 2 下载次数: 1

代码说明:

基于FPGA的VGA彩条显示 可用PAXplusII仿真-FPGA-based VGA color display available PAXplusII Simulation of

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Arty-Z7-20-hdmi-out-master
    Arty Z7 20 HDMI output
    2021-04-24 15:18:47下载
    积分:1
  • 100例VHDL语言解释,北京理工大学毕业…
    VHDL语言100例详解,北京理工大学ASIC研究生出版,这里是51~94个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC publication, here is the 51 ~ 94 examples
    2022-04-16 00:12:16下载
    积分:1
  • lcd
    1602是目前最常用的显示器件,本例是通过verilog 代码实现1602的显示(1602 display)
    2011-01-04 14:10:31下载
    积分:1
  • 2004 SNUG of systemverilog
    2004 SNUG of systemverilog
    2022-09-09 13:40:02下载
    积分:1
  • VHDL_to_UART
    用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。()
    2007-08-09 09:54:40下载
    积分:1
  • 数字频率计VHDL程序
    数字频率计VHDL程序 --文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。-Digital Cymometer VHDL procedures- File name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.
    2022-05-21 22:31:32下载
    积分:1
  • cpu_design
    FPGA MIPS架构CPU,五段流水线功能,ISE开发,verilog语言,可综合,模拟结果正确,内含设计报告(FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language)
    2020-12-03 13:09:25下载
    积分:1
  • MSK
    FPGA中实现的MSK调制,带modelsim仿真。实际系统测试通过:载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页(MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. See Fan Changxin modulation block diagram of communication theory 247)
    2021-05-13 08:30:02下载
    积分:1
  • bubblesort1024ram
    说明:  快速冒泡排序基于FPGA实现,有测试文件以及设计图,实现1024*32位数序的多数排序,突破传统是的REG类型少数排序,利用RAM,针对RAM中的无序数的地址调换,达到排序目的,仅供学习交流(Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking tradition is a REG types of minority sorting, the use of RAM, the disorder for the RAM address of the number of exchange, to sort purpose, only to learn the exchange of.)
    2010-03-24 15:19:50下载
    积分:1
  • fir_lms
    基于FIR滤波器的LMS自适应算法的FPGA实现,verilog语言(FIR filter based on LMS adaptive algorithm on FPGA, VHDL language)
    2015-10-11 19:23:03下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载