-
i2c 协议
•TheI²C （使用电路） 一般被称为"两个 wireinterface"。•ThisI²C 接口将创建主设备和从设备之间的通信。•Theinterface 将读取主人的命令，并发送相应的对主人。••Ourinterface 设计包括读和写操作，将能交流掌握并通过 I2C 奴隶。
- 2022-05-14 03:46:52下载
- 积分：1
-
uart2spi-master
说明： this code works with spi and uart interfaces.
- 2020-07-21 21:10:59下载
- 积分：1
-
cnt6
verilog实现的“六进制约翰逊计数器”。(verilog implementation of the " six hexadecimal Johnson counters." )
- 2009-09-18 19:11:18下载
- 积分：1
-
FSM_Robustness_Testing
基于有限状态机的健壮性测试研究。
关键词：健壮性测试；增强有限状态机；全球平台；安全通道协议(The Research of Robustness Testing Based on FSM)
- 2012-09-06 14:08:56下载
- 积分：1
-
含有FIFO的串口发送模块-发送字符串VerilogHDL
本资源是基于FPGA的一个硬件串口模块设计，其中包括的模块有：datagene.v,uart_speed_select.v,fifo_232.v,uart_ctrl.v,uart_tx.v,uartfifo.v,其中uartfifo.v为顶层模块，它调用上述的一些模块，完成相关的功能，本设计主要实现的功能是串口的字符串发送。不是简单的单字节发送，而是完成字符串的发送。
- 2022-02-16 06:13:18下载
- 积分：1
-
freq_meter
使用verilog写的频率计，可切换档位(Frequency counter using verilog write switch stalls)
- 2012-12-08 00:54:56下载
- 积分：1
-
gamefive
高精度小数除法器设计与实现。
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
- 2017-01-01 17:32:25下载
- 积分：1
-
jk-filpflop
这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
- 2013-11-19 11:43:07下载
- 积分：1
-
ethernet_udp_ep4c_ok_final
用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)
- 2015-04-27 01:15:36下载
- 积分：1
-
costas_BPSK
说明： 文档科斯塔斯环路滤波器。。。。。般若撒根本(wendangsafwrfgvearbeabf)
- 2019-10-29 20:06:34下载
- 积分：1
