用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出F...
于 2022-07-16 发布
文件大小:3.24 kB
0 77
下载积分: 2
下载次数: 1
代码说明：
用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 -NO
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
