网站首页

登录

fpga超声波测距

于 2022-07-17 发布文件大小:5.42 MB

 0  144

下载积分: 2 下载次数: 2

我要下载

代码说明：

FPGA开发超声波测距，可改写工业探伤或倒车测距等系统，quartus2下选择EP2C5Q208C8（CycloneⅡ）支持目前淘宝上能买到的所有4-5针超声波模块应用cycloneⅡ自带除法模块开发板为有光技术YG2.1 生成电路规模较小！！注意：移植程序仅需重新约束数码管和超声波模块的针脚 (Ultrasonic Ranging FPGA development, industrial inspection or reverse rewritable ranging systems, EP2C5Q208C8 (CycloneⅡ) under quartus2 4-5 needle ultrasonic module supports all currently scouring the treasure can buy Applications cycloneⅡ own division module Development board bright technical YG2.1 Small scale generating circuit ! ! Note: The migration program only re-constraint digital and ultrasonic modules Pin)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

can_latest.tar
用verilog编写的can总线控制器，包括设计参考历程和仿真程序，以及开发文档！(Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!)

2015-07-23 19:55:03下载

积分：1
ModelSim Quick Start Guide, incidental text in an example of source code.
modelsim快速入门教程，附带文中范例源代码。-ModelSim Quick Start Guide, incidental text in an example of source code.

2023-05-02 04:50:04下载

积分：1
组合电路与时序电路的 VHDL 代码
下面给定 zip 包含各项的组合电路与时序电路设计的 vhdl 代码二进制加法器（全以及一半）、二进制比较器、二进制交易加法器，bcd 码与二进制并行加法器，j k 翻转翻牌，像拿倒了计数器，计数器等十年对抗等以及源代码、测试台架波形 (ubuntu 支持) 还提供了 pdf 和屏幕截图的 RTL 原理图和技术示意图。

2022-05-01 01:29:17下载

积分：1
在 FPGA 中实现 SPI 接口
在 FPGA，SPI、 I2C 等 ASI，串行接口的实现来武力作为需要实现外围设备之间的接口。这个项目给 VHDL 源代码实施 SPI 接口和他们有关的文件。

2022-12-01 01:55:04下载

积分：1
Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen
利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出-Using VHDL realize CPLD (EPM240T100C5) output of the VGA screen

2023-04-13 10:15:04下载

积分：1
adder32
原理图输入法制作的32位加法器。。。。。。。。(adder32)

2009-12-29 19:32:52下载

积分：1
verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用....
verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

2022-08-24 07:12:53下载

积分：1
S03_基于ZYNQ的DMA与VDMA的应用开发
VIVADO dma以及vdma 使用文档基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)

2020-06-17 11:40:02下载

积分：1
newViterbi217
基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)

2020-06-29 08:40:01下载

积分：1
QuartusII
基于QuartusII环境下以模块化的形式做成的视频复合同步信号。-QuartusII-based environment to create the form of modular composite video sync signal.

2022-03-03 23:44:07下载

积分：1

696516资源总数
106409会员总数
8今日下载