登录
首页 » VHDL » 用VHDL语言编写的一个16分频器,也在修订过程中任意2…

用VHDL语言编写的一个16分频器,也在修订过程中任意2…

于 2023-05-20 发布 文件大小:24.91 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • S05_example_Network
    说明:  vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • Cadence-Allegro-PCB-SI
    利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)
    2013-08-06 22:17:46下载
    积分:1
  • VHDL语言写的波形发生器和sine波形发生器
    VHDL语言写的波形发生器和sine波形发生器,一共两个文件,通信开发平台专用。这是一个典型的正玄波发生器程序和一个任意波形发生器程序,大家可以参考学习,对于vhdl入门还是很有帮助的-This is a typical wave generator Shogen procedures and an arbitrary waveform generator procedures, Members can take a learning portal for VHDL or helpful
    2022-05-29 18:31:54下载
    积分:1
  • 北邮数电实验代码
    实验一:QuartusⅡ原理图输入法设计与实现一:实验要求    ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新         的半加器图形模块单元。    ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。    ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
    2022-01-29 00:01:12下载
    积分:1
  • ISCAS-85
    包括很多格式的85基准电路,不需手动转换,可以供学者自行选用。(This resource including many formats 85 banchmack circuit, without manual conversion, you can choose for the scholar.)
    2021-03-10 20:09:26下载
    积分:1
  • ORIGINAL_DOWNLOAD
    说明:  risc 8 by coonan compatible with PIC16C57
    2019-12-05 20:32:55下载
    积分:1
  • 18_vga_test
    说明:  基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)
    2019-04-01 13:47:46下载
    积分:1
  • canny_edge_detector_latest2
    very good code for edge detection based on vhdl programming.
    2021-04-14 13:08:55下载
    积分:1
  • EDA-traffic-lights-control-system
    EDA的交通信号灯的控制系统的程序,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。(EDA traffic lights control system procedures)
    2013-04-18 20:09:42下载
    积分:1
  • Harris-algorithm-based-on-FPGA
    在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时,对一些较为复杂或者重复性工作模块多的情况下,算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益,还可以对程序有较详细的估计,在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module,it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
    2013-02-28 15:41:39下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载