登录
首页 » VHDL » 可编程逻辑器件实验

可编程逻辑器件实验

于 2022-07-17 发布 文件大小:2.60 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

运用VHDL语言编写的检测1111的序列检测代码和加法器,运用verlog语言的交通灯,流水灯,出租车自动计费器等                                                                            

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LMS
    用verilog编写的lms算法。可实现自适应滤波功能(Lms algorithm written in verilog. Adaptive filtering can be achieved)
    2021-05-15 11:30:02下载
    积分:1
  • fft64
    使用两个8点FFT完成64-point FFT(64-point FFT)
    2013-01-15 04:57:52下载
    积分:1
  • yuandaima
    以GPS为时间基准,实现多传感器器数据同步采集,整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
    2014-10-12 19:15:45下载
    积分:1
  • costas_BPSK
    说明:  文档科斯塔斯环路滤波器。。。。。般若撒根本(wendangsafwrfgvearbeabf)
    2019-10-29 20:06:34下载
    积分:1
  • sim
    csapp 第二版 体系结构实验 答案 第三个部分能跑58分(the second edition csapp architecture experiment the third part of the answer can run 58 minutes)
    2013-05-20 10:28:00下载
    积分:1
  • ALTERA嵌入式设计大赛获奖作品文章,非常适合DE2开发参考
    ALTERA嵌入式设计大赛获奖作品文章,非常适合DE2开发参考-ALTERA Embedded Design Competition Prize-winning article, very suitable for the development of reference DE2
    2022-04-07 11:00:16下载
    积分:1
  • BMD_PCIE
    自己根据xapp1052修改的源代码,已经编译成功,并应用在开发板上。(According xapp1052 own modified source code has been successfully compiled and used in the development board.)
    2015-10-19 08:10:20下载
    积分:1
  • FPGA加密的方法,对于那些需要加密自己的vhdl源代码的人来说,很有用...
    FPGA加密的方法,对于那些需要加密自己的vhdl源代码的人来说,很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
    2022-11-20 11:40:03下载
    积分:1
  • 14_SDRAM
    说明:  高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)
    2019-06-17 18:43:54下载
    积分:1
  • I2C主/从
    用vhdl编写的主从式代码,会比较接近,它涉及i2c接口,主从式,每行都有注释,我建议如果你想对代码进行编辑就使用灵活的编辑器
    2022-04-01 17:07:54下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载