登录
首页 » VHDL » 可编程逻辑器件实验

可编程逻辑器件实验

于 2022-07-17 发布 文件大小:2.60 kB
0 123
下载积分: 2 下载次数: 1

代码说明:

运用VHDL语言编写的检测1111的序列检测代码和加法器,运用verlog语言的交通灯,流水灯,出租车自动计费器等                                                                            

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这是一个用VHDL语言实现的非常实用的表决器
    这是一个用VHDL语言实现的非常实用的表决器-This is a VHDL language with the very practical voting machine
    2022-05-23 15:57:54下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • sgiarcs
    ARC firmware interface defines.
    2015-06-27 18:50:37下载
    积分:1
  • 第七次课--视频图像DCT处理及水印嵌入
    熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)
    2020-06-25 04:00:02下载
    积分:1
  • SRAM 简单测试
    SRAM简单测试,测试其性能及其速度,判断SRAM是否可用(Test its performance and speed to determine if SRAM is available)
    2020-07-10 09:58:55下载
    积分:1
  • RISC
    说明:  URISC的RTL级设计,Verilog代码(Design: URISC RTL Verilog)
    2019-06-16 23:07:39下载
    积分:1
  • fenpin
    开发工具是quartus II 7.0以上版本,这是一个verilog语言的分频器设计,个人作业设计,供参考学习(verilog,quartus II 7.0)
    2012-06-15 11:02:00下载
    积分:1
  • AVQR
    单相的主动式电压质量控制器 对电压跌落进行了补偿(single-phase AVQR for power quility improvement)
    2012-10-29 15:52:24下载
    积分:1
  • 15x15mul
    自己写的布斯4算法的华莱士树无符号数乘法器,3-2压缩,亲测可用(Wallace wrote the number 4 Booth algorithm unsigned multiplier, 3-2 compression, pro-test available)
    2016-06-12 16:41:10下载
    积分:1
  • hilbert
    用VHDL实现了希尔伯特滤波器,即就是幅度不变,而相位移动90度(use vhdl to accomplish the hilbert filter)
    2020-12-29 18:09:02下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载