登录
首页 » VHDL » fpga vhdl

fpga vhdl

于 2022-07-20 发布 文件大小:34.94 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

fpga测温的框图和源码 希望能帮到大家 没有测试 紧供参考-fpga vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog语法
    说明:  Verilog语法教程,适合初学者,详细(Verilog instruction book)
    2019-05-04 16:07:18下载
    积分:1
  • PIDcontrolbook2
    PID CONTROLLER HELPING BOOK
    2009-03-26 18:18:04下载
    积分:1
  • ads7809
    ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位 逐次逼近寄存器,采样精度高,功耗小。 用Verilog实现其配置(ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation register, sampling and high precision, low power consumption. To achieve its configuration with the Verilog)
    2021-04-05 17:09:03下载
    积分:1
  • 8-fft
    FFT 8 PT RDX 2 USING VERILOG
    2014-03-31 02:35:31下载
    积分:1
  • wewe1sedfxfbgert er re
    实施软件定义无线电的关键第一步是向与数字到模拟控制器接口。好花费的时间是在这工作,因为驾驶 DAC 的信号的时间必须是正确的设备才能正常工作。Spartan3e 培训师局是有 LTC2624 DAC 连接到通过 SPI 总线 FPGA。用于进行通信的 DAC 的信号是 SPI_MOSI、 DAC_CS、 SPI_SCK、 DAC_CLR。下表中描述的接口信号。
    2022-04-24 20:37:42下载
    积分:1
  • ep9351_read_reg
    ep9351芯片的一个读取寄存器的测试程序,因为他的读取方式跟别的i2c设备不同,所以重新封装了一些i2c读写的接口。(one read ep9351 chip registers testing procedures, because he read i2c device with another different way, so repackaging some i2c interface to read and write.)
    2015-06-08 10:18:54下载
    积分:1
  • Altera 基础篇公司书籍源码
    Altera 基础篇公司书籍源码-Altera Corporation based on chapter books-source
    2022-10-29 10:20:03下载
    积分:1
  • DEMO_CAM_LCD
    实现了从摄像头读取数据到液晶的显示,利用了cycloneV 和康欣的开发板资源(It realizes the display of reading data from camera to liquid crystal.)
    2019-07-05 15:25:36下载
    积分:1
  • cpld下在线资料ByteBlaster
    cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster
    2022-04-14 21:44:13下载
    积分:1
  • 第七次课--视频图像DCT处理及水印嵌入_2
    说明:  熟悉IIC协议总线协议,采用IIC总线对图像采集传感器寄存器进行配置,并转换为RGB565格式。 利用异步FIFO完成从摄像头输出端到SDRAM 和SDRAM 到VGA 接口各跨时钟域信号的传输和处理。 利用 SDRAM 接口模块的设计,实现了刷新、读写等操作;为提高SDRAM 的读写带宽,均采用突发连续读写数据方式;并采用乒乓操作实现 CMOS 摄像头与VGA的帧率匹配。 利用双线性插值方法实现对图像640×480到1024×768的放大操作。 完成VGA显示接口设计。(Familiar with IIC protocol bus protocol, IIC bus is used to configure the register of image acquisition sensor and convert it into RGB565 format. Asynchronous FIFO is used to transmit and process signals across clock domain from camera output to SDRAM and SDRAM to VGA interface. With the design of SDRAM interface module, refresh, read and write operations are realized. In order to improve the read and write bandwidth of SDRAM, burst continuous read and write data mode is adopted, and table tennis operation is used to achieve frame rate matching between CMOS camera and VGA. The bilinear interpolation method is used to enlarge the image from 640*480 to 1024*768. Complete the VGA display interface design.)
    2020-06-25 04:00:02下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载