登录
首页 » VHDL » cpld下在线资料ByteBlaster

cpld下在线资料ByteBlaster

于 2022-04-14 发布 文件大小:294.91 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • piano_final
    ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
    2021-02-26 16:49:37下载
    积分:1
  • shuzizhongchengxu
    多功能数字钟,1、采用24小时制:时、分、秒计时、显示。 2、具有手动校准功能:分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时:仿中央人民广播电台整点报时信号
    2021-04-11 19:38:57下载
    积分:1
  • 设计采用Verilog HDL 16位CPU。
    design cpu 16 bits by verilog HDL.
    2022-03-11 03:09:04下载
    积分:1
  • project_zy
    超声波测距程序 适用传感器HC-SR04(The application of sensor HC-SR04 for ultrasonic range finder)
    2017-12-25 18:05:12下载
    积分:1
  • 使用vhdl语言实现对led的控制,还有电路仿真
    使用vhdl语言实现对led的控制,还有电路仿真-Using vhdl language implementation of the led control, as well as circuit simulation
    2022-03-12 11:40:55下载
    积分:1
  • ISE
    设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
    2015-12-11 21:16:12下载
    积分:1
  • FPGA
    用Vrilog产生一个混沌信号,并用MATLAB仿真,画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
    2012-11-15 20:29:35下载
    积分:1
  • add(FLP)
    一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
    2021-04-06 18:19:02下载
    积分:1
  • CSC_mat
    彩色空间转换,RGB和YUV互转的matlab源码(RGB converting to YUV, YUV converting to RGB, Matlab source code)
    2014-12-24 10:15:57下载
    积分:1
  • NIOS II IDE 编程, 定时器测试程序,仅供参考。
    NIOS II IDE 编程, 定时器测试程序,仅供参考。-NIOS II IDE programming timer testing procedures, for information purposes only.
    2022-06-26 06:07:20下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载