全加器verilog
于 2022-07-25 发布
文件大小:427.70 kB
0 160
下载积分: 2
下载次数: 1
代码说明：
一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
