登录
首页 » Verilog » 全加器verilog

全加器verilog

于 2022-07-25 发布 文件大小:427.70 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • nand 闪存仿真模型
    用于IC芯片设计验证仿真的nand flash芯片模型;包括模型及测试平台,对于进行nand flash控制器设计或者验证人员非常有帮助!另外,附上与之对应的镁光的芯片说明文档,见pdf附件
    2022-01-21 18:06:52下载
    积分:1
  • str
    these are verilg prgms
    2012-12-05 18:12:51下载
    积分:1
  • 语言 UART 模型
    通用异步接收器和发射器用于大多数微控制器和微处理器程序描述 uart 模型的基本工作
    2022-04-02 11:24:04下载
    积分:1
  • dspafpga
    dsp与fpga通信的verilog程序,强烈推荐欢迎参考(dsp and fpga verilog communication program, it is strongly recommended to welcome reference)
    2020-12-04 15:59:23下载
    积分:1
  • svtb_ahb_sram
    说明:  一款verilog设计的SRAM控制器,可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)
    2020-06-30 13:40:02下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • cpu mips
    实现多周期mips  设计一个32位MIPS多周期微处理器 具有多种 算数指令: (Design a 32-bit MIPS microprocessor multi-cycle arithmetic instructions
    2023-03-29 18:05:04下载
    积分:1
  • 展位的乘数的 8 位 Verilog 代码
    展位的乘法算法是将在两个的补充符号两个符号二进制数字相乘的乘法算法。展位的算法可以通过反复添加 (与普通的无符号二进制加法) 两个预设值 A 和 S P,然后对体育执行算术右移产品之一让 m 和 r 是被乘数和乘数,分别;让 x 和 y 代表中 m 和 r 位的数目。
    2022-03-17 20:19:00下载
    积分:1
  • VHDL
    A Full adder using half adder unit in vhdl
    2010-01-05 11:39:14下载
    积分:1
  • 基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II
    基于Nios II checksum利用 altera的验证C2H accelerator的系统,已用DE-2 board 验证过, 里面还有DMA 方式的 component,Software Code, Custom Instruction, 和普通的component 各做了比较。 对想了解NiosII 系统的应该有很大的帮助。
    2022-11-11 10:05:08下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载