登录
首页 » Verilog » 全加器verilog

全加器verilog

于 2022-07-25 发布 文件大小:427.70 kB
0 154
下载积分: 2 下载次数: 1

代码说明:

一种简单的 verilog 代码为 full_adder 的。它是在模拟器和 xilinx spartan3E fpga 板测试。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RSC
    说明:  给出了LTE系统中Turbo编码器的RSC模块FPGA实现(RSC module of LTE Turbo encode system)
    2020-07-14 09:55:47下载
    积分:1
  • sd卡中读取数据
    可以实现从sd卡中读取数据,不依赖任何的ip核,简洁高效。
    2022-02-25 04:41:20下载
    积分:1
  • verilog经典设计实例
    学习verilog过程中总结的54个经典设计实例,供verilog初学者入门学习,掌握编程技巧。实例包括:计数器、加法器、数据寄存器、锁存器、进程函数,以及小型工程项目如交通信号灯系统,乐曲演奏,简单编码器等设计实例。
    2023-03-14 22:55:03下载
    积分:1
  • cos
    原创:cos函数和sin函数的VHDL实现,很实用(cos of the VHDL implementation)
    2020-11-27 22:29:30下载
    积分:1
  • IC设计基础
    一本很经典的IC设计中文入门书籍,由任艳颖,王彬编著,翻印几百万册(A very classic introduction to Chinese in IC design book, compiled by Ren Yanying and Wang Bin, reprinted millions of copies)
    2020-06-23 22:20:02下载
    积分:1
  • IIC总线verilog源代码 已仿真 有测试文件
    资源描述 IIC总线verilog源代码,已经过编译 modelsim仿真,内含i2c.v  signal.v eeprom.v eeprom_wr.v 及addr.dat data.dat I2C(Inter-Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线,用于连接微控制器及其外围设备。I2C总线产生于在80年代,最初为音频和视频设备开发,如今主要在服务器管理中使用,其中包括单个组件状态的通信。  
    2022-01-26 03:15:29下载
    积分:1
  • APB总线slave
    完成APB slave 的单次寄存器读写控制,相同时终域完成,简单操作
    2023-05-06 10:10:04下载
    积分:1
  • 道路检测
    以Cyclon II 系列芯片EP2C35F672C6N 为核心的开发板,用verilog语言描述高速公路上汽车行驶的状态,检测t时刻高速公路上汽车行驶的是否在当前规定的车道内。
    2022-07-05 03:48:17下载
    积分:1
  • fifo
    异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
    2017-07-10 14:02:36下载
    积分:1
  • McBSP_8bit_Asyn
    基于FPGA的Mcbsp通信源码,经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
    2018-03-19 17:19:17下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载