-
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
- 2013-10-30 23:20:53下载
- 积分：1
-
v3
说明： mojo v3 complete eagle schematic
- 2018-02-08 22:47:52下载
- 积分：1
-
wireless
基于FPGA DE0以及niosII的射频无线发送程序,采用spi接口操作无线模块nrf24l01(To spi interface operation wireless module nrf24l01 of FPGA DE0, as well niosII RF wireless transmitter program)
- 2012-12-02 22:46:14下载
- 积分：1
-
FIFO verilog 代码
这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备，先入先出（FIFO）存储器的需要，以适应useof在I2C在I2C。 WithFIFO存储器，一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面，如果快速和低设备连接togetherwithout缓冲器时，快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中，在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
- 2022-01-25 20:16:01下载
- 积分：1
-
risc_spm 处理单元
处理单元的 risc_spm 你可以求出其存储的程序对某些容易操作。
- 2023-03-09 16:40:03下载
- 积分：1
-
hdlc
hdlc协议的封装与解析，fsc校验，完整的例程代码(Decode and Encode an HDLC packet ，using FCS16 calculation)
- 2015-09-21 11:20:55下载
- 积分：1
-
uart_test
verilog实现UART收发功能，硬件平台为spartan 6，软件平台为ise14.7(verilog implement UART rx and tx function)
- 2017-10-07 16:34:13下载
- 积分：1
-
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)
- 2013-07-14 22:06:38下载
- 积分：1
-
Random_Derandom
通信中加扰/解扰算法。FPGA源代码，verilogHDL语言实现，包含测试程序。(Perturbation/perturbation algorithm. FPGA source code, verilogHDL language implementation, including test procedures.)
- 2020-08-12 13:38:27下载
- 积分：1
-
fft_16
16点FFT，简单易理解，适合初学者了解(16 point FFT, simple and easy to understand, suitable for beginners to understand)
- 2018-05-07 16:20:10下载
- 积分：1
