登录
首页 » VHDL » 1553B的编解码程序是有用的给大家分享分享

1553B的编解码程序是有用的给大家分享分享

于 2022-07-28 发布 文件大小:31.20 kB
0 136
下载积分: 2 下载次数: 1

代码说明:

1553B的编解码程序很好用给大家分享 -the series 1553B decoder procedure is useful for everyone to share share

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mimasuo
    6位密码锁,密码锁控制器是硬件与软件的结合。根据设计要求,决定以FPGA芯片和VHDL语言设计此电子密码锁(6 locks, the lock controller is a combination of hardware and software. According to design requirements, the decision to the FPGA chip and VHDL design electronic locks)
    2012-05-22 21:11:17下载
    积分:1
  • MPEG
    MPEG-2TS 流嵌入控制数据的设计,设计的要求是用控制数据替换MPEG-2 TS 流中的空帧-MPEG-2TS control data stream embedded in the design, the design requirements is to control data to replace MPEG-2 TS stream of the air frame
    2022-01-24 14:30:49下载
    积分:1
  • m73a_nand_model
    说明:  Micron公司m73a系列nand flash仿真模型及测试文件(micron m73a series nand flash simulation model and testbench)
    2011-03-25 22:17:32下载
    积分:1
  • 伺服电机控制
    伺服电机 RC 伺服电机是的电机的位置可以从外部控制的一种。他们是小巧、 紧凑而且相当便宜。所以他们大多用在机器人项目。轴的旋转角度是限于 270 度左右。 典型的 RC 伺服有三个连接。 黑色: Gnd 红色: 电源 (5 VDC) 白色: 控制销 (PWM) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-29 22:19:02下载
    积分:1
  • dotdisplay
    16*16点阵横向移动显示!采用QUARTUS II 9.0编译通过!(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)
    2011-11-04 22:14:49下载
    积分:1
  • altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...
    altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。-altera
    2022-03-05 12:43:51下载
    积分:1
  • chuankou_huihuan
    说明:  FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
    2020-06-16 10:20:01下载
    积分:1
  • ADc
    与单片机相比,用CPLD/FPGA器件更适合于直接对高速AD采样控制。本实验接口器件为ADC0809,根据ADC0809的工作时序使用CPLD产生该控制信号,CPLD启动AD转换后,得到的数据送至单片机并在PC机及数码管上显示AD转换结果。(Compared with the microcontroller, CPLD/FPGA devices more suitable for direct sampling control of high-speed AD. The interface of the experimental device for the ADC0809 ADC0809 Timing CPLD is used to generate the control signal, the CPLD to start the AD conversion, the data sent to the microcontroller and the AD conversion result on the PC and digital tube display)
    2021-03-29 11:19:10下载
    积分:1
  • Muliplexer
    说明:  Multiplexer 4 to 1 on Modelsim
    2020-10-14 13:56:09下载
    积分:1
  • eth_frame_gen
    帧激励产生器,用于VMM仿真中生成所需要帧以供测试所用(the use for test)
    2012-02-02 22:19:25下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载