网站首页

北邮数电实验代码

于 2022-01-29 发布文件大小:162.60 kB

 0  146

下载积分: 2 下载次数: 1

我要下载

代码说明：

实验一：QuartusⅡ原理图输入法设计与实现一：实验要求 ①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 ②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 ③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。二：报告内容

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

74-Hamming-code-encoder-and-decoder
基于VHDL实现（7，4）汉明码的编码器和译码器(VHDL-based implementation (7,4) Hamming code encoder and decoder)

2011-06-09 20:47:07下载

积分：1
simpleCpu
relative cpu design implementation

2013-08-14 21:22:39下载

积分：1
HalfbandDec
基于FPGA开发的11阶半带升余弦FIR滤波器，用在阅读器基带滤波时的抽取滤波器使用，采用verilog语言实现。(Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.)

2012-10-25 11:18:40下载

积分：1
code
涉及到常用的模块，参数可配置，可以很方便的集成到应用中(Related to commonly used modules, parameters can be configured, can be easily integrated into applications)

2008-06-13 22:30:14下载

积分：1
vga
说明：实现在屏幕上显示绿色和红色相间的水平条纹。其中，vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)

2020-06-24 02:00:02下载

积分：1
alu
the 8 bit alu by verilog

2011-05-26 11:25:43下载

积分：1
SPI_DAC
使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值(The FPGA using VHDL language with the DAC5688 SPI communication to change the register value)

2011-10-23 21:14:45下载

积分：1
2022-01-25 14:18:53下载

积分：1
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法....
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.-learning HDL Bencher generate test accumulation, and called directly ModelSim simulation methods.

2022-02-28 22:36:00下载

积分：1
16QAM
基于FPGA 16QAM解调verilog代码，(16QAMdemoluator veriliog)

2021-02-23 23:49:39下载

积分：1

696516资源总数
106571会员总数
2今日下载

北邮数电实验代码

0 个回复

热门标签

热门下载