-
Cyclone-V-GX-开发板原理图-(5CGXFC5C6F27), Audio,HDMI 部分Demo
开发板的原理图 Aduio和 HDMI 是开发板自带的Demo。Schematic of Cyclone V and official demostration about HDMI and Audio.
- 2022-10-19 07:15:03下载
- 积分：1
-
Y312448.zip
基于VHDL的SDH专用芯片的TOP-DOWN设计，
内有全套源码以及图片，内容详尽，绝对真实可靠！(VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!)
- 2008-05-12 19:21:03下载
- 积分：1
-
qianzhaowang
一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP，实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
- 2019-01-21 17:18:13下载
- 积分：1
-
ahb_verilog_design
代码为ahb interface ，用verilog编写的,包括仿真和综合。(Code for the interface AHB, written in Verilog, including simulation and synthesis.)
- 2020-12-21 14:49:07下载
- 积分：1
-
32位浮点数乘法
32位浮点数乘法指令，在quareus13.0平台下编译，在modesim仿真数据正确
- 2022-05-20 19:07:56下载
- 积分：1
-
24_Timer
使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
- 2021-04-27 21:38:44下载
- 积分：1
-
Verilog-Generator-of-Neural-Networks
利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)
- 2018-11-22 15:26:05下载
- 积分：1
-
SPI模块设计
一个串口通信传输的实验程序设计，在一般的通信协议中涉及到数据发送与接收的问题，为了快速实现数据的发送，通常使用的是串行传输的方法，把数据一个一个的发送出去，因此这里设计了一个发送程序。
- 2022-04-16 02:51:38下载
- 积分：1
-
qts_qii55002
ALTERA on chip fifo. this document is from altera. good resouce
- 2010-09-26 22:12:17下载
- 积分：1
-
commonly used verilog skills
它有verilog的学习例程，非常好的学习。分享是好的。请检查它，初学者练习很好。我喜欢并分享它，希望它对其他人也有用
- 2022-03-07 10:50:46下载
- 积分：1
