登录
首页 » VHDL » 这是一个数字时钟数字逻辑电路,整个工程包上传…

这是一个数字时钟数字逻辑电路,整个工程包上传…

于 2022-08-06 发布 文件大小:1,017.20 kB
0 83
下载积分: 2 下载次数: 1

代码说明:

这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clock. The use of circuit implementation. The quatarsII inside the simulation, and downloaded to the DE2 board to run-off.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LDPC.DIFFERENT-CODE-LONGTH
    LDPC码不同码长对比。码率选择1/2.码长分别为256,512,1024.(LDPC codes of different code length contrast. Bitrate select 1/2 yards long were 256,512,1024.)
    2012-11-22 10:53:04下载
    积分:1
  • PLL
    FPGA板上的锁存器PLL控制代码(verilog代码)(FPGA board latch the PLL control code (Verilog code))
    2021-03-19 17:29:19下载
    积分:1
  • 基于FPGA的俄罗斯方块
    本次设计中需要用到16个点来完成显示功能,可以选用一个16位的向量来存储个点状态,再用两个整型数分别控制当前点的坐标。但是这样控制会涉及到乘法运算,比较复杂。因此我们选择用4个4位向量STAN(0 TO 3),每个向量代表一行点阵,这样做不仅使控制简单,而且在扫描显示的时候很方便,代码也很简洁。设计包括2个大的元件,一个是RUSSIA,其功能是存储状态,分频,完成左右下移动以及计分等功能;另一个是RUSSIA_SCAN,主要完成点阵扫描和数码管译码。具体设计是这样的:4个向量STA0,STA1,STA2,STA3记录游戏状态,点的坐标由COL 和ROW来控制。设置两个指针FLAG和ROW4,如果四列中有一列都为1,表示游戏结束了,置FLAG为1,程序进入NULL;当最后一行及STA3=”1111”时,置ROW4=1,当ROW4=1时,表示要消行,加分,并且将上一行的值赋到下一行。游戏继续,如按下左键或右键,程序更根据下一状态决定是否左移或右移。若无键按下,则根据情况当前点是否需要自动下移。(设计用板子上的左边第一个按键为左移动键,第二个键为reset键,右边第一个键为右移动键)
    2023-05-04 17:10:03下载
    积分:1
  • XILINX FPGA on internal training materials in Chinese
    关于XILINX FPGA 内部 中文培训教材-XILINX FPGA on internal training materials in Chinese
    2022-05-22 03:01:00下载
    积分:1
  • S02《Artix7修炼秘籍》MIG_DDR内存应用
    说明:  artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
    2020-03-22 12:58:39下载
    积分:1
  • this is the for a equiripple filter
    this the for a equiripple filter-this is the for a equiripple filter
    2022-04-17 20:07:48下载
    积分:1
  • 基于CPLD的38译码器程序设计
    基于CPLD的38译码器程序设计,使用VHDL语言编程,38译码器显示在数码管上。
    2023-03-14 08:00:04下载
    积分:1
  • RDA1846
    rda1846 + pic18f2552 usb circuit schematic.
    2012-09-12 20:05:38下载
    积分:1
  • GW48
    vhdl语言试验箱GW48的各种模式引脚图。。(vhdl language the various modes of chamber GW48 pin map. .)
    2010-01-20 13:20:28下载
    积分:1
  • Altera company s FPGA using VHDL to the development, use quartus2 9.0 software E...
    使用altera公司的FPGA进行VHDL开发,使用quartus2 9.0 软件在EP1C3T144C8开发板上实现跑马灯输出。-Altera company s FPGA using VHDL to the development, use quartus2 9.0 software EP1C3T144C8 Development Board to achieve ticker output.
    2022-02-02 20:51:33下载
    积分:1
  • 696518资源总数
  • 105554会员总数
  • 2今日下载