登录
首页 » Verilog » 基于DE2的直接数字频率合成(DDS)设计

基于DE2的直接数字频率合成(DDS)设计

于 2022-08-06 发布 文件大小:1.92 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

DDS建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值量化后存入查找表,然后通过地址将数据读出,再经过 D/A得到模拟量。以输出正弦波为例,,A 是幅度,使用乘法器得到,我们主要是控制相位,即控制频率与初相。等时间间隔输出,可以视为相位是累加变化的。相位输出就是ROM 的地址信号,通过改变步长K,达到控制频率的效果。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    FPGA项目开发实战讲解 [李宪强编著][电子工业出版社][2015.04][248页].pdf(FPGA Project Development combat explain [Li Xingjiang ed] [Electronic Industry Press] [2015.04] [248] .pdf)
    2016-07-13 08:53:07下载
    积分:1
  • HDMI
    说明:  包括HDMI和DVI的源文件,以及相应打仿真文件(Including HDMI and DVI source files, as well as the corresponding simulation files)
    2020-08-26 20:58:26下载
    积分:1
  • rfid_re
    VHDL实现 DDS。大家共享吧,一起学习,一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)
    2008-05-16 15:12:13下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • QC_LDPC译码器的FPGA设计
    说明:  LDPC码的FPGA实现,用verilog语言编写(FPGA implementation of LDPC code, written in Verilog language)
    2019-11-15 06:04:33下载
    积分:1
  • 8B10B
    以太网PHY层中的组成部分 8B10B编码器(Part of the Ethernet PHY layer in 8B10B encoder )
    2021-01-27 09:18:42下载
    积分:1
  • 16QAM
    基于FPGA 16QAM解调verilog代码,(16QAMdemoluator veriliog)
    2021-02-23 23:49:39下载
    积分:1
  • 仲裁者Verilog
    这是编码在 Verilog 用于由 4 个不同端口循环赛样式选择仲裁。理解的状态机的概念,最后我已经编写了代码和台架测试,验证之后它彻底, 请看下面的代码, 注意;-它是有一个轮循仲裁设计一样 我们的任务和功能的一部分是,它不得不等待下一个请求按递增的顺序,直到它给格兰特为该请求。
    2023-03-20 13:05:03下载
    积分:1
  • library
    Library OLED SSD1305
    2012-11-01 21:21:26下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载