登录
首页 » Verilog » 基于DE2的直接数字频率合成(DDS)设计

基于DE2的直接数字频率合成(DDS)设计

于 2022-08-06 发布 文件大小:1.92 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

DDS建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值量化后存入查找表,然后通过地址将数据读出,再经过 D/A得到模拟量。以输出正弦波为例,,A 是幅度,使用乘法器得到,我们主要是控制相位,即控制频率与初相。等时间间隔输出,可以视为相位是累加变化的。相位输出就是ROM 的地址信号,通过改变步长K,达到控制频率的效果。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sdram
    数字ic设计,二级缓存,格雷码,深度256,(Digital IC design, two level cache, gray code, depth 256.)
    2018-10-31 10:40:37下载
    积分:1
  • 伪随机led
    说明:  伪随机LED灯,实现八位LED灯的随机闪烁以及其它的控制。(Pseudo-random LED lamp)
    2020-06-21 09:40:02下载
    积分:1
  • cfg9230
    ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
    2021-03-18 19:09:19下载
    积分:1
  • 基于FPGA的UART功能实现
    基于FPGA的UART功能实现,包含四个模块,波特率产生,顶层,发送和产生模块。
    2023-09-08 04:55:04下载
    积分:1
  • ddr_for_controller_and_phy
    说明:  这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
    2020-12-21 20:59:08下载
    积分:1
  • main
    完整的GMSK调制及维特比译码,程序中包括了高斯滤波器的设计,调制相位的计算,并采用了维特比译码算法解调出原始码元,最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
    2020-11-03 16:19:54下载
    积分:1
  • latticeECP3-serdes-test-code
    lattice ECP3系列高速FPGA serdes测试代码(lattice ECP3 series high speed serdes test code)
    2021-03-25 01:39:14下载
    积分:1
  • AX301
    黑金FPGA助学版-tcl,包含开发板所有管脚。不需要再对板子管脚定义。AX301(Black Gold FPGA Student Edition-tcl, development board contains all the pins. No need for a board pin definitions. AX301)
    2021-03-23 21:59:15下载
    积分:1
  • 维特比译码器发电机
    这是维特比译码器 verilog 代码生成器进行测试和 FPGA 验证。
    2022-09-02 18:05:02下载
    积分:1
  • LDPC编译码
    LDPC编译码,最新一代纠错码技术,自带校验矩阵,数据程序内带测试数据
    2022-01-26 04:09:36下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载