网站首页

基于xc5vlx110t的硬件测试程序

于 2022-11-11 发布文件大小:5.44 MB

 0  108

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个基于xc5vlx110t的硬件测试程序，包括waterled，独立拨码开关等，可以用于初学者熟悉FPGA下载流程和检测硬件是否状况良好，从而把更多地精力投入到逻辑设计上来，避免不必要的浪费

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Cadence-Allegro-PCB-SI
利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)

2013-08-06 22:17:46下载

积分：1
verilog写sober边缘检测
之前看到很多人用fpga写边缘检测，都是调用了fpga的ip，这里我把这写ip都用verilog写出来，用asic实现sober边缘检测。

2022-02-27 08:55:54下载

积分：1
breathingLED
stc12c5a60s2单片机做的两路呼吸灯，可以用ad和按键控制闪动频率(stc12c5a60s2 SCM done with the two breathing lights, you can use the ad and buttons to control the flashing frequency)

2013-05-10 15:33:18下载

积分：1
rough22
采用倍频及1/3、1/12倍频绘制的路面不平度频谱图（自编）(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))

2013-09-10 16:50:13下载

积分：1
SD_rtl
用verilog实现sd卡读写，亲测可用(Implementation of SD card read and write with Verilog)

2020-12-27 21:49:02下载

积分：1
lic_Xilinx_ISE_Vivado
这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)

2013-04-26 14:51:09下载

积分：1
汉/解码器
应用背景执行汉明编码和解码的32bit数据。关键技术Verilog代码的执行，汉明码在单时钟周期的32位数据编码。；Verilog代码进行汉明编码解码和单时钟周期的32位数据纠错。；试验台包括验证码。；在artix-7 100t现场可编程门阵列测试。简化的界面。

2023-03-26 14:00:03下载

积分：1
lab6-3-8DECODER
数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现(Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation)

2016-10-24 17:20:07下载

积分：1
sync_bitops
Set a bit and return its old value.

2015-06-23 14:22:31下载

积分：1
DDR2 SDRAM CONTROLER
DDR2 SDRAM在opencore上download的！！！！！！！！！！！！！！！

2022-03-01 23:29:33下载

积分：1

696518资源总数
105570会员总数
13今日下载

基于xc5vlx110t的硬件测试程序

0 个回复

热门标签

热门下载