登录
首页 » Verilog » FGPA,Verilog,Xilinx,Siga-S16

FGPA,Verilog,Xilinx,Siga-S16

于 2022-08-06 发布 文件大小:3.68 MB
0 159
下载积分: 2 下载次数: 1

代码说明:

应用背景上传的是Verilog  FPD版教学!本人还会陆续的上传Xilinx 开发板能用到的部分程序,对于初学FPGA的朋友可以进来看一下!!关键技术主要是针对初学FPGA朋友上传的资料,以后还会传源代码的!!用的是Verilog语言,开发板是Xilinx的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • i2c_reader
    一个采用IIC协议,从ROM里面读数据的接口程序,采用verilog语言,状态机实现。(One with IIC protocol, which read data from ROM interface program, using verilog language, the state machine implementation.)
    2013-07-31 09:25:56下载
    积分:1
  • adv7511_hdmi
    FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)
    2020-10-08 14:37:36下载
    积分:1
  • io_uart
    verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)
    2012-12-27 00:05:01下载
    积分:1
  • fpga_12864
    这是基于Nios II的12864液晶点亮程序,包含汉字、字符等(This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters)
    2012-07-02 17:28:21下载
    积分:1
  • e_BIU
    isa MEMORY PLAN eu biu asm
    2020-06-25 19:20:02下载
    积分:1
  • ADV7180
    files describe how to configure an ADV7180
    2010-03-17 22:49:23下载
    积分:1
  • VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
    VHDL语言,设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序,采用按键控制循环的速度,慢速循环时间间隔为1S,快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)
    2020-07-08 20:28:56下载
    积分:1
  • abcd
    数字频率测量器,脉宽测量器。可测量多种频率波形的脉宽。(Digital frequency measurement device, pulse width measurement device. Measurement of the waveform of frequency pulse width)
    2011-12-09 13:40:49下载
    积分:1
  • I2C Slave AND I2C Master
    里面包含I2C Slave以及I2C Master,并且包含仿真程序以及波形文件,本人看了一下,特别好理解
    2022-01-26 00:49:13下载
    积分:1
  • 双精度浮点核心Verilog
    应用背景IEEE-754标准的双精度浮点单元。4操作(加法,减法,乘法,除法)的支持,以及4的舍入模式(最近,0,Inf,-Inf)。本机还支持非规格化数,这是罕见的因为大多数浮点单位对非规格化数为零。单位可以运行在185 MHz的时钟频率高达一个Virtex5目标设备。关键技术特征•该单元被设计为同步到一个全局时钟。所有寄存器都在时钟的上升沿更新;•所有寄存器可以重置一个全局复位;的乘法运算是破碎的利用25×18多块在Virtex5 dsp48e片。25 x 18乘补码块将进行24×17无符号乘法,所以它需要9 dsp48e切片进行53×53位乘法需要加倍的双精度浮点数的 ;- fpu_double V是顶层模块。输入信号是;1)时钟& nbsp;2)RST  ;•3)使能及;(4)rmode舍入模式) ;5)fpu_op(操作码) ;6)OPA(64位浮点数) ;7)OPB总线(64位浮点数) ;•输出信号是;(1)输出(64位浮点输出);(2)准备好了(输出准备好);3)底流 ;•4)溢出;5)精确 ;6)例外及;•7)无效和;•每个操作都需要以下数量的时钟周期来完成;•1、另外:20个时钟周期;•2、减法:21个时钟周期;•3、乘法:24个时钟周期;•4、71个时钟周期;这比一些浮点单元长,但支持非规格化数需要几个逻辑层次和较长的潜伏期。
    2023-04-22 14:45:02下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载