登录
首页 » VHDL » 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...

开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...

于 2022-08-07 发布 文件大小:328.81 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • write VHDL 8051 kernel, available, convenient, can be downloaded interested in t...
    VHDL写的8051内核,可用的,好用,有兴趣可下载,在外国网站下载的-write VHDL 8051 kernel, available, convenient, can be downloaded interested in the foreign website
    2022-01-25 17:39:39下载
    积分:1
  • JIAOTONGDENG
    用VERILOG实现 交通灯控制,且运行正确,希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)
    2014-01-05 20:38:03下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • 用VHDL实现十六位移位乘法器 才有移位相加法来实现
    用VHDL实现十六位移位乘法器 才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve
    2022-04-17 17:23:11下载
    积分:1
  • rs232
    用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)
    2015-08-21 20:26:16下载
    积分:1
  • 1
    说明:  一个解决除法溢出的例子,可以学习到很多,注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)
    2013-12-24 09:19:13下载
    积分:1
  • 4bit-adder_verilog
    4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)
    2020-08-16 16:38:25下载
    积分:1
  • Xilinx PCIcore have a detailed description of official documents, to support the...
    锡林克斯巴达官方文件有详细说明,支持斯巴达、顶点
    2022-02-27 03:33:26下载
    积分:1
  • ofdm_cp_insertion
    ofdm_cp_insertion add/remove CP
    2015-01-29 21:25:47下载
    积分:1
  • 数字时中(VHDL)
    数字时中(VHDL)-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !
    2022-03-14 04:30:43下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载